cpo結構解析大全

三、復合中介層（interposer）

A.通用的CPO結構

通用的CPO結構分為三種類型：MCM、有機中介層和無機中介層，它們在ASIC與OE的電氣互連方面各不相同（圖3）。在MCM型的CPO中，ASIC和OE集成在封裝基板上，并用銅線相互連接。隨著系統(tǒng)帶寬的要求越來越高，這種結構遭遇了ASIC和OE之間的帶寬密度低的問題。

有機中介層（如InFO_OS）具有ASIC和OE之間更細間距RDL（2/2 微米）的特點，可提供比MCM更高的帶寬密度，因此可視為無機中介層之前的臨時解決方案。[5]。

無機中介層，如CoWoS_S，具有BEOL銅互連（0.4/0.4 μm）和微凸塊，通常能為通信或計算系統(tǒng)提供更高的帶寬密度[6]。

圖3. 三種通用的CPO結構：(A)MCM，(B)有機中介層（如InFO_OS），和(C)無機中介層（如CoWoS_S）。

B. 帶橋的CPO結構

為了降低成本，要避免全部使用無機中介層。我們在MCM與有機中介層的結構中，使用硅橋或LSI（CoWoS_L中的局部硅互連），來提供局部高密度電氣互連網(wǎng)絡（圖4）。使用電橋可以為有機中介層提供可行的高密度互連解決方案，以擴大封裝尺寸的范圍，突破無機中介層的限制。

圖4. 兩種帶有嵌入式橋梁的通用CPO結構。(A)將電橋嵌入封裝基板，而 (B) 則嵌入有機中介層（如 CoWoS_L）中。

CoWoS_S和CoWoS_L都不適合需要高密度波導作為光通道來連接封裝內(nèi)不同OE的應用（圖2. (D)和(E)）。在iOIS我們提供的CI結合了BEOL銅互連（ASIC 和OE之間）和多層介質(zhì)波導系統(tǒng)（作為OE之間的光互連網(wǎng)絡）。

C. 帶計算-HBM模塊的CPO結構

CPO結構的一種特殊形式出現(xiàn)在需要HBM和ASIC緊密相連的應用。在這些應用中，計算單元（如GPU）和HBM被緊密地放置在同一個無機中介層上，以獲得最大的封裝內(nèi)電帶寬。圖5 (A)到(C)顯示了計算-HBM模塊在MCM、有機和無機中介層上面的實現(xiàn)。而(D)是將HBM、計算單元和OE放置在無機中介層的同一表面上的“扁平”的結構。

圖5. 帶有計算-HBM模塊的四種CPO結構：（A）MCM、(B)有機中介層，和(C)無機中介層。(D)是(C)的"扁平"形式。

將計算-HBM 模塊和嵌入式橋接器結合到MCM或有機中介層中，可實現(xiàn)圖6（A）和圖6（B）中的結構。(C)和(D)中有"扁平"版本存在。

圖6. 四種CPO結構（帶橋的計算-HBM模塊）：(A)在MCM中，(B)在有機中介層中。(C)和(D)分別是(A)和(B)的"扁平"形式。

D. CPO搭配PIC或單片OE作為有源光學中介層的結構

PIC本身可作為無機有源光中介層。圖7 (A)和(B)是一般ASIC和計算-HBM的有源光中介層結構。在這類CPO結構中，OE可以用EIC替代以進一步簡化。圖7(C)和(D)分別是圖7(A)和(B)的簡化版，而(E)是圖(D)的"扁平"版本。

圖7. 以PIC作為無機有源光中介層的五種CPO結構：(A)是主機ASIC的通用形式，而(B)則是用專門的計算-HBM模塊來取代ASIC。(C)和(D)分別是(A)和(B)的簡化版。(E)是(D)的"扁平"版本。

ASIC或計算-HBM模塊也可以用單片OE作為無機有源光中介層來實現(xiàn)。在這種特殊情況下，具有EIC和PIC的單片OE共用同一層SOI，因此不需要單獨的EIC（圖8 (A)和(B)）。請注意圖7 (C)到(E)和圖8 (A)到(B)中，光纖耦合器必須放置在有源中介層的表面上，或在有源光中介層頂部安裝一個特殊的光纖采用器。這通常會增加封裝工藝的復雜性。

在上述兩種情況下，無論是獨立的PIC或單片OE作為有源光中介層，用以承載ASIC、存儲器和OE。兩者都能提供硅波導層，實現(xiàn)芯片到芯片的封裝內(nèi)光互連，

不過由于使用全SOI基底面，成本較高。此外，當ASIC直接連接到有源光互聯(lián)器的頂部時，如圖7(A)、(C)、(E)和圖8 (A)到(B)，需要一種有效的熱解決方案來減輕對PIC器件的熱污染。

圖8. 以單片OE作為無機有源光中介層的兩種CPO結構：(A)是主機ASIC的通用形式，而(B)則采用專門的計算-HBM模塊來取代ASIC。

E. 復合中介層結構

iOIS作為一個CPO平臺，由COUPE2.0和CI(圖 9）構成。CI具有高度集成的雙光電互聯(lián)(DEOI)網(wǎng)絡，提供(1)ASIC和OE之間的電氣互連，和(2) OE之間的封裝內(nèi)光互連網(wǎng)絡。當CI電用于ASIC與OE之間的互連時，可提供高帶寬電氣互連標準的BEOL RDL。為了滿足ASIC與OE之間不斷增長的帶寬需求，與MCM解決方案相比，CI的電氣接口可提供37.2倍的帶寬提升，和0.19倍的能耗改善。表II是各種CPO方案電氣互連的性能比較圖。

當CI用于封裝內(nèi)芯片到芯片的光互連網(wǎng)絡時，它可以在OE之間提供低損耗、多層波導系統(tǒng)。根據(jù)系統(tǒng)的要求，這個光路由層還可用于光功率和/或光時鐘分配。由于采用了縫合技術，波導的長度不受網(wǎng)罩尺寸的限制。波導傳播損耗可達到0.21 dB/cm，90度彎曲損耗為每圈0.009 dB。相鄰波導之間的過渡損耗為0.015 dB。估計的灘前帶寬密度（假設單波長和每信道100 Gbps）則約為44.9 Tbps/mm。COUPE2.0與CI之間的光接口經(jīng)過特殊設計，過渡損耗僅為0.015分貝。

COUPE2.0和CI之間的超低耦合損耗為異構集成提供了堅實的基礎。包括先進光學器件（如III-V激光器、半導體光放大器(SOA)、III-V族雪崩光電二極管(APD)、及其他非硅基光學器件。新增的模塊化電子光學功能極大地擴展了iOIS平臺的應用空間。

圖9. 基于CI的CPO：（A）基本配置，（B）用于芯片到芯片的光互連，以及(C) iOIS平臺的模塊化電氣-光學功能。請注意，所有光學元件(OE、激光器、SOA、APD、LNOI等）都與CI光耦合，耦合損耗估計約為0.015 dB。

IV. 結論

首次提出將iOIS作為計算和通信系統(tǒng)的CPO平臺。其兩個組成部分COUPE2.0和CI可提供無與倫比的性能、功耗和設計靈活性。在COUPE2.0中，垂直寬帶耦合器與嵌入式微透鏡集成在一起。其損耗為0.3 dB，對準誤差為10 μm。這種耦合器不僅具有垂直耦合器的高耦合容差和設計靈活性、還有水平耦合器的寬帶處理能力。PBSR可與該耦合器集成，通過禁用光束偏轉功能，該耦合器還可用作超低損耗邊緣耦合器，以滿足特定的系統(tǒng)設計目的。

在CI系統(tǒng)中，高度集成的DOOI層可提供電氣互聯(lián)，其電氣帶寬密度為37.2倍，ASIC和OE之間的能耗為0.19倍。集成的多層單模光路由層可產(chǎn)生0.21 dB/cm的傳播損耗。90度彎曲的傳播損耗為0.009 dB。相鄰波導之間的過渡損耗為0.015 dB。光互聯(lián)的聚合單信道灘前帶寬密度可達44.9 Tbps/mm。CI接口的獨特設計，使CI與COUPE2.0之間的耦合損耗僅為0.015 dB，這為未來的異構集成各種高性能非硅光學元件鋪平了道路。COUPE2.0中的寬帶垂直耦合器與CI中的波導系統(tǒng)無縫集成，從而共同為CPO光學系統(tǒng)設計提供無與倫比的性能和靈活性。

總之，作為基于3DFabric的CPO平臺，iOIS可以滿足多樣化的技術需求，并產(chǎn)生更具成本效益的可制造的解決方案，并與代工廠的2.5D/3D路線圖一致。

責任編輯：彭菁