邏輯綜合的流程和命令簡析
綜合就是把Verilog、VHDL轉(zhuǎn)換成網(wǎng)表的過程。綜合按照是否考慮物理布局信息可分為邏輯綜合和物理綜合。邏輯綜合通常用來做工藝較老的項目，或者較新工藝的面積和時序的評估。因此，前端設計工程師掌握邏輯綜合的流程和相關EDA工具是必須的技能，可用來評估和提升設計代碼的質(zhì)量。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
轉(zhuǎn)換器
+關注
關注
27文章
8505瀏覽量
145986 -
EDA工具
+關注
關注
4文章
264瀏覽量
31537 -
Verilog語言
+關注
關注
0文章
113瀏覽量
8192 -
VHDL電路
+關注
關注
0文章
4瀏覽量
1395
原文標題：邏輯綜合的流程和命令
文章出處：【微信號：處芯積律，微信公眾號：處芯積律】歡迎添加關注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關推薦
基于ATM理念的UTRAN傳輸架構(gòu)簡析
基于ATM理念的UTRAN傳輸架構(gòu)簡析:UTRAN（UMTS無線接入網(wǎng)）系統(tǒng)傳輸網(wǎng)承載其內(nèi)部業(yè)務傳送及至CN（核心網(wǎng)）側(cè)的業(yè)務匯聚功能，考慮3G網(wǎng)絡內(nèi)，話音、媒體流及Internet等數(shù)據(jù)業(yè)務的多樣
發(fā)表于 10-22 10:49
?15次下載
EPON技術(shù)簡析
EPON技術(shù)簡析
EPON是一個新技術(shù)，用于保證提供一個高品質(zhì)與高帶寬利用率的應用。
EPON在日本、韓國、中國大陸、中國臺灣及其它以以太網(wǎng)絡為基礎的地區(qū)都
發(fā)表于 01-22 10:43
?824次閱讀
簡析BGA封裝技術(shù)與質(zhì)量控制
簡析BGA封裝技術(shù)與質(zhì)量控制
ＳＭＴ（Surface Mount Technology)表面安裝技術(shù)順應了電子產(chǎn)品小型化、輕型化的潮流趨勢，為實現(xiàn)電子
發(fā)表于 03-30 16:49
?1431次閱讀
DC邏輯綜合
芯片綜合的過程：芯片的規(guī)格說明，芯片設計的劃分，預布局，RTL 邏輯單元的綜合，各邏輯單元的集成，測試，布局規(guī)劃，布局布線，最終驗證等步驟。設計流程
發(fā)表于 12-29 16:28
?25次下載
鼠標HID例程(中)簡析
鼠標 HID 例程簡析 緊接《鼠標 HID 例程簡析（上）》一文，繼續(xù)向大家介紹鼠 標 HID 例程的未完的內(nèi)容。
發(fā)表于 07-26 15:18
?0次下載
FPGA邏輯設計與驗證流程
靜態(tài)時序分析是一種重要的邏輯驗證方法，設計者根據(jù)靜態(tài)時序分
析的結(jié)果來修改和優(yōu)化邏輯，直到設計滿足要求。
發(fā)表于 11-11 09:42
?635次閱讀
什么是邏輯綜合？邏輯綜合的流程有哪些？
邏輯綜合是將RTL描述的電路轉(zhuǎn)換成門級描述的電路，將HDL語言描述的電路轉(zhuǎn)換為性能、面積和時序等因素約束下的門級電路網(wǎng)表。
工商網(wǎng)監(jiān)
評論