嵌入式系統(tǒng)低速接口SPI講解

我一直以為SPI比IIC難的，因?yàn)榭赡苁且驗(yàn)槭褂昧吮容^“重型”的傳感器才會(huì)搭配這個(gè)接口。

但是今天用FPGA寫了一個(gè)簡(jiǎn)單的移位寄存器，感覺(jué)不一樣，甚至是不對(duì)勁。

移位寄存器按照移位方向可分為左移位寄存器、右移位寄存器、雙向移位寄存器。

這個(gè)圖記住，菊花鏈也跑不了

這個(gè)是STM32F103的主從設(shè)備的示意

MOSI腳相互連接，MISO腳相互連接。這樣，數(shù)據(jù)在主和從之間串行地傳輸(MSB位在前)。通信總是由主設(shè)備發(fā)起。主設(shè)備通過(guò)MOSI腳把數(shù)據(jù)發(fā)送給從設(shè)備，從設(shè)備通過(guò)MISO引腳回傳數(shù)據(jù)。這意味全雙工通信的數(shù)據(jù)輸出和數(shù)據(jù)輸入是用同一個(gè)時(shí)鐘信號(hào)同步的；時(shí)鐘信號(hào)由主設(shè)備通過(guò)SCK腳提供。

其實(shí)最近一段時(shí)間我頻繁在機(jī)器人系統(tǒng)里面，比如FPGA和ARM的控制核之間，發(fā)現(xiàn)它們之間的交互都是使用SPI。也就是說(shuō)設(shè)計(jì)人員需要具有簡(jiǎn)單的設(shè)備到設(shè)備數(shù)字接口的微控制器、外設(shè)和傳感器，以便可以高速處理任意長(zhǎng)度的數(shù)據(jù)，并且省去與協(xié)議相關(guān)的復(fù)雜編程任務(wù)。

基本SPI全雙工連接使用兩條數(shù)據(jù)線（MOSI、MISO）、一條時(shí)鐘線 (SCK) 和一條片選線 (CS)。從設(shè)備上的MOSI有時(shí)標(biāo)記為從設(shè)備數(shù)據(jù)輸入 (SDI)。MISO可標(biāo)記為從設(shè)備數(shù)據(jù)輸出 (SDO)。

兩種處理多個(gè)從設(shè)備連接的配置。直接連接方式下每個(gè)從設(shè)備需要一個(gè)片選信號(hào)。菊花鏈連接方式僅使用一個(gè)片選信號(hào)，并將所有數(shù)據(jù)集中在一條線上。

主要看箭頭，多個(gè)從機(jī)

菊花鏈

在菊花鏈模式下，所有從機(jī)的片選信號(hào)連接在一起，數(shù)據(jù)從一個(gè) 從機(jī)傳播到下一個(gè)從機(jī)。在此配置中，所有從機(jī)同時(shí)接收同一SPI 時(shí)鐘。

來(lái)自主機(jī)的數(shù)據(jù)直接送到第一個(gè)從機(jī)，該從機(jī)將數(shù)據(jù)提供 給下一個(gè)從機(jī)，依此類推。使用該方法時(shí)，由于數(shù)據(jù)是從一個(gè)從機(jī)傳播到下一個(gè)從機(jī)，所以 傳輸數(shù)據(jù)所需的時(shí)鐘周期數(shù)與菊花鏈中的從機(jī)位置成比例。

在圖所示的8位系統(tǒng)中，為使第3個(gè)從機(jī)能夠獲得數(shù)據(jù)，需要24個(gè) 時(shí)鐘脈沖，而常規(guī)SPI模式下只需8個(gè)時(shí)鐘脈沖。

一般Master設(shè)備就是我們的MCU，Master 設(shè)備會(huì)根據(jù)將要交換的數(shù)據(jù)來(lái)產(chǎn)生相應(yīng)的時(shí)鐘脈沖(Clock Pulse)，時(shí)鐘脈沖組成了時(shí)鐘信號(hào)(Clock Signal) ，時(shí)鐘信號(hào)通過(guò)時(shí)鐘極性 (CPOL) 和 時(shí)鐘相位 (CPHA) 控制著兩個(gè) SPI 設(shè)備間何時(shí)數(shù)據(jù)交換以及何時(shí)對(duì)接收到的數(shù)據(jù)進(jìn)行采樣，來(lái)保證數(shù)據(jù)在兩個(gè)設(shè)備之間是同步傳輸?shù)摹?/p>

SPI 設(shè)備間的數(shù)據(jù)傳輸之所以又被稱為數(shù)據(jù)交換，是因?yàn)?SPI 協(xié)議規(guī)定一個(gè) SPI 設(shè)備不能在數(shù)據(jù)通信過(guò)程中僅僅只充當(dāng)一個(gè) "發(fā)送者(Transmitter)" 或者 "接收者(Receiver)"。

在每個(gè) Clock 周期內(nèi)，SPI 設(shè)備都會(huì)發(fā)送并接收一個(gè) bit 大小的數(shù)據(jù)(不管主設(shè)備好還是從設(shè)備)，相當(dāng)于該設(shè)備有一個(gè) bit 大小的數(shù)據(jù)被交換了。一個(gè) Slave 設(shè)備要想能夠接收到 Master 發(fā)過(guò)來(lái)的控制信號(hào)，必須在此之前能夠被 Master 設(shè)備進(jìn)行訪問(wèn) (Access)。所以，Master 設(shè)備必須首先通過(guò) SS/CS pin 對(duì) Slave 設(shè)備進(jìn)行片選, 把想要訪問(wèn)的 Slave 設(shè)備選上。

在數(shù)據(jù)傳輸?shù)倪^(guò)程中，每次接收到的數(shù)據(jù)必須在下一次數(shù)據(jù)傳輸之前被采樣。如果之前接收到的數(shù)據(jù)沒(méi)有被讀取，那么這些已經(jīng)接收完成的數(shù)據(jù)將有可能會(huì)被丟棄，導(dǎo)致 SPI 物理模塊最終失效。

因此，在程序中一般都會(huì)在 SPI 傳輸完數(shù)據(jù)后，去讀取 SPI 設(shè)備里的數(shù)據(jù), 即使這些數(shù)據(jù)(Dummy Data)在我們的程序里是無(wú)用的(雖然發(fā)送后緊接著的讀取是無(wú)意義的，但仍然需要從寄存器中讀出來(lái))。

在SPI通信期間，數(shù)據(jù)的發(fā)送（串行移出到MOSI/SDO總線上）和接收（采樣或讀入總線(MISO/ SDI)上的數(shù)據(jù)）同時(shí)進(jìn)行。

所以捏SPI沒(méi)有讀和寫的說(shuō)法，因?yàn)閷?shí)質(zhì)上每次SPI是主從設(shè)備在交換數(shù)據(jù)。也就是說(shuō)，你發(fā)一個(gè)數(shù)據(jù)必然會(huì)收到一個(gè)數(shù)據(jù)；你要收一個(gè)數(shù)據(jù)必須也要先發(fā)一個(gè)數(shù)據(jù)。

就像IIC一樣，SPI也是需要找到誰(shuí)在通訊的，比較費(fèi)引腳，必須有一個(gè)片選的腳。來(lái)自主機(jī)的片選信號(hào)用于選擇從機(jī)。這通常是一個(gè)低電平有效信號(hào)，拉高時(shí)從機(jī)與SPI總線斷開(kāi)連接。當(dāng)使用多個(gè)從機(jī)時(shí)，主機(jī)需要為每個(gè)從機(jī)提供單獨(dú)的片選信號(hào)。

要開(kāi)始SPI通信，主機(jī)必須發(fā)送時(shí)鐘信號(hào)，并通過(guò)使能CS信號(hào)選擇從機(jī)。片選通常是低電平有效信號(hào)。

因此，主機(jī)必須在該信號(hào)上發(fā)送邏輯0以選擇從機(jī)。SPI是全雙工接口，主機(jī)和從機(jī)可以分別 通過(guò)MOSI和MISO線路同時(shí)發(fā)送數(shù)據(jù)。

在SPI中，主機(jī)可以選擇時(shí)鐘極性和時(shí)鐘相位。

在空閑狀態(tài)期間，CPOL位設(shè)置時(shí)鐘信號(hào)的極性。空閑狀態(tài)是指?jìng)鬏旈_(kāi)始時(shí)CS為 高電平且在向低電平轉(zhuǎn)變的期間，以及傳輸結(jié)束時(shí)CS為低電平且 在向高電平轉(zhuǎn)變的期間。

CPHA位選擇時(shí)鐘相位。根據(jù)CPHA位的狀態(tài)，使用時(shí)鐘上升沿或下降沿來(lái)采樣和/或移位數(shù)據(jù)。主機(jī)必須根據(jù)從機(jī)的要求選擇時(shí)鐘極性和時(shí)鐘相位。根據(jù)CPOL和CPHA位的選擇，有四種SPI模式可用。

數(shù)據(jù)顯示在MOSI和MISO線上。傳輸?shù)拈_(kāi)始和結(jié)束用綠色虛線表示，采樣邊沿用橙色虛線表示，移位邊沿用藍(lán)色虛線表示。

SPI模式0，CPOL = 0，CPHA = 0：CLK空閑狀態(tài) = 低電平，數(shù)據(jù)在上升沿采樣，并在下降沿移出。

一采樣，一移位。

由主設(shè)備控制并生成時(shí)鐘。時(shí)鐘的兩個(gè)屬性分別是時(shí)鐘極性 (CPOL) 和時(shí)鐘相位 (CPHA)。這些屬性控制從設(shè)備相對(duì)數(shù)據(jù)進(jìn)行計(jì)時(shí)的有效時(shí)鐘邊沿。CPOL = 0時(shí)，將時(shí)鐘設(shè)為在邏輯0位置空閑。CPOL = 1時(shí)，時(shí)鐘在邏輯1位置空閑。CPHA = 0時(shí)，數(shù)據(jù)在上升沿計(jì)時(shí)，CPHA = 1時(shí)，數(shù)據(jù)在下降沿計(jì)時(shí)（圖3）。

SPI時(shí)鐘模式選擇確定了進(jìn)行數(shù)據(jù)采樣的有效時(shí)鐘邊沿。

主設(shè)備中的CPOL和CPHA線路設(shè)置決定了時(shí)鐘極性以及進(jìn)行數(shù)據(jù)計(jì)時(shí)的有效邊沿。模式1是最常用的模式，但設(shè)計(jì)人員同樣可以使用其他三種模式。

上面的軌跡是數(shù)據(jù)線，中間的軌跡是時(shí)鐘，底部的軌跡是片選信號(hào)。數(shù)據(jù)軌跡上的藍(lán)色覆蓋區(qū)顯示的是十六進(jìn)制解碼內(nèi)容。

讓我來(lái)帶你看個(gè)MC的芯片手冊(cè)，看看不一樣的SPI。

一個(gè)SPI的溫度計(jì)

別問(wèn)咋搞，直接街上

很多的時(shí)候，我們是使用傳感器直接寫，但是在機(jī)器人里面我們需要自己寫一個(gè)傳輸?shù)膮f(xié)議，這個(gè)是后話。

我們先看一個(gè)電氣層的參數(shù)。

首先建立這些的時(shí)間都是ns級(jí)別，怎么說(shuō)呢，俺說(shuō)不明白。

說(shuō)說(shuō)這些東西的意思，我覺(jué)得是滿足不同人的需求，比如我現(xiàn)在就拿出一塊51，我就能輸出個(gè)高低電平，你能咋。

所以這些寫模擬協(xié)議的時(shí)候就有用，因?yàn)閷?duì)于器件來(lái)說(shuō)，我才不管什么東西插了我，反正說(shuō)的通就行。

片選 （Chip Enable， CE） 、串行時(shí)鐘 （Serial Clock， SCK） 、串行數(shù)據(jù)輸入 （Serial Data Input，SDI）以及串行數(shù)據(jù)輸出（Serial Data Output， SDO ）信號(hào)線。

CE 輸入用于在有多個(gè)器件連接到串行時(shí)鐘和數(shù)據(jù)線時(shí)選擇器件。CE 為高電平有效，當(dāng) CE 等于邏輯高電平時(shí)，數(shù)據(jù)可以寫入器件或從器件讀出。CE 為低電平 時(shí)， SCK 輸入被禁止。

抬高的時(shí)候，就是到我啦！

CE 線的上升沿啟動(dòng)讀或?qū)懖僮?，?CE 的下降沿結(jié)束讀或?qū)懖僮鳌?/p>

SCK 輸入由外部單片機(jī)提供，用于同步 SDI 和 SDO 線 的數(shù)據(jù)。

SDI 輸入向傳感器的控制寄存器寫入數(shù)據(jù)，而 SDO從溫度寄存器中輸出溫度數(shù)據(jù)和控制寄存器關(guān)斷位的狀態(tài)。

傳感器具有能在 SCK輸入信號(hào)為有效高電平或低電平時(shí)工作的能力。當(dāng) CE 信號(hào)變成高電平時(shí)，檢測(cè)到 SCK 的 無(wú)效狀態(tài)，而時(shí)鐘輸入 （CP）的極性決定數(shù)據(jù)是在系統(tǒng)時(shí)鐘的上升沿或下降沿移入或移出。

給出了用于傳送數(shù)據(jù)到寄存器和從寄存器移出數(shù) 據(jù)的相應(yīng)時(shí)鐘邊沿。每個(gè)時(shí)鐘脈沖傳送一位數(shù)據(jù)，數(shù)據(jù)位以 8 位為一組傳送。

A就是地址

先發(fā)送地址字節(jié)，隨后為數(shù)據(jù)。地址的最高位 A7 決定 要進(jìn)行讀操作還是寫操作。

如果 A7 =“0”，將進(jìn)行一個(gè)或多個(gè)讀操作；否則 A7 = “1”，進(jìn)行一個(gè)或多個(gè)寫操作。

地址+L+M

數(shù)據(jù)可以采用單字節(jié)或多字節(jié)包的方式進(jìn)行傳送，如圖所示。在 3 字節(jié)包中，數(shù)據(jù)序列包括溫度數(shù)據(jù)的 MSb、溫度數(shù)據(jù)的 LSb 和緊接著的控制寄存器數(shù)據(jù)。通 過(guò)向寄存器寫入所需數(shù)據(jù)包的最高地址來(lái)啟動(dòng)多字節(jié)讀功能。

這段有問(wèn)題，我明天改正。

審核編輯：湯梓紅