OSC-9---晶振的Layout
引言:晶振內(nèi)部結(jié)構(gòu)比較復(fù)雜,如果連接不妥當(dāng)或者布線錯(cuò)誤,就會(huì)影響晶振不起振或者EMC測(cè)試fail,從而導(dǎo)致產(chǎn)品不能使用。因此晶振電路的PCB設(shè)計(jì)非常重要,本節(jié)主要簡(jiǎn)述無源/有源晶振的布局布線要點(diǎn)。
1.布局
1#:主體位置
晶振內(nèi)部是石英晶體,如果不慎掉落或受不明撞擊,石英晶體易斷裂破損,所以晶振的放置遠(yuǎn)離板邊,靠近MCU/SOC的位置布局。為了安全考慮,板卡的地和金屬外殼或者機(jī)械結(jié)構(gòu)常常是連在一起的,如果晶振布在板卡的邊緣,晶振與參考接地板會(huì)形成電場(chǎng)分布,而板卡的邊緣常常是有很多線纜,當(dāng)線纜穿過晶振和參考接地板的電場(chǎng),線纜會(huì)被干擾。而晶振布在離邊緣遠(yuǎn)的地方,晶振與參考接地板的電場(chǎng)分布被PCB板的GND分割,分布到參考接地板電場(chǎng)大大減小了。
2#:電容位置
有源晶振的去耦電容應(yīng)盡量靠近晶振的電源管腳,如果多個(gè)耦合電容,按照電源流入方向,依次容值從大到小擺放。無源晶振的負(fù)載電容靠近晶振本體,減少寄生電容的影響。
3#:獨(dú)立性
盡可能保證晶振周圍的沒有其他元件,建議這個(gè)距離為300mil,約為7.6mm,實(shí)際4-5mm左右也可以接受,防止器件之間的互相干擾,影響時(shí)鐘和其他信號(hào)的質(zhì)量,
2.布線
1#:走線短
在電路系統(tǒng)中,高速時(shí)鐘信號(hào)線優(yōu)先級(jí)最高,一般在布線時(shí),需要優(yōu)先考慮系統(tǒng)的主時(shí)鐘信號(hào)線。時(shí)鐘線是敏感信號(hào),頻率越高,要求走線盡量短,保證信號(hào)的失真度最小,與其它信號(hào)需20mil間距,最好使用Ground trace與其他信號(hào)隔離,避免時(shí)鐘線干擾其他信號(hào)。
2#:外殼接地
晶振的外殼必須要接地,除了防止晶振向外輻射,也可以屏蔽外來的干擾。
3#:晶振底下鋪地
晶振鋪地可以防止干擾其他層,不滿足鋪地也需要粗走線包裹。
4#:晶振底下不要布線
晶振周圍5mm的范圍內(nèi)不要布線和其他元器件,主要是防止晶振干擾其他布線和器件。底下盡量不要走線,一定要走線的話,不能走線進(jìn)晶振pin腳周圍50mil之內(nèi),尤其避免高速信號(hào)。
5#:有源晶振輸出不能接長(zhǎng)線
時(shí)鐘源通常是系統(tǒng)中最嚴(yán)重的EMI輻射源,頻率高,是高速電路,時(shí)鐘上升沿陡高速頻譜含量越多,如果接長(zhǎng)線,其結(jié)果是長(zhǎng)線就成了天線,這在很多應(yīng)用中是不允許的,所有時(shí)鐘源都必須盡量靠近相關(guān)器件,必要時(shí)用多個(gè)時(shí)鐘源,不得以下可以采用多層PCB將時(shí)鐘連線屏蔽。有源晶振的輸出一般是標(biāo)準(zhǔn)TTL規(guī)格,至于能驅(qū)動(dòng)多少芯片要看這些芯片的特性。關(guān)于晶振的選擇,如果你的系統(tǒng)能工作在25M,就盡量不要選50M的晶振。
6#:過孔
晶振信號(hào)線盡可能不穿孔,因?yàn)橐粋€(gè)過孔會(huì)有大約0.5pF的寄生電容,走線粗細(xì)要一致。
3.保護(hù)器件
圖9-1:晶振增加ESD保護(hù)器件
當(dāng)使用ESD保護(hù)器件時(shí),需要器件的寄生電容考慮在內(nèi)合并計(jì)算CL,以最大限度地降低更高頻帶信號(hào)的衰減和頻率偏移。
4.無源晶振Layout示例
頂層:圖9-2所示,晶振頂層的最好策略是鋪銅包地(如果有的話也可以連接其他大面積GND銅皮,也可以獨(dú)立GND銅皮),效果比走線包地效果更佳。鋪銅之后,打上過孔陣列,與其它層的銅皮進(jìn)行良好連接,形成一個(gè)密集的GND三維多層法拉第籠。
圖9-2:無源晶振頂層走線范例
中間層和底層:因?yàn)榫д竦紫碌耐渡鋮^(qū)域不能走線,不包括GND層和POWER層(GND層完整覆蓋,POWER層也完整覆蓋,不用挖空),所以就將投射區(qū)域的GND過孔用銅皮連接成shape,其他層也類似如圖9-3處理。
圖9-3:無源晶振中間層/底層范例
5.有源晶振Layout示例
圖9-4:有源晶振電路
頂層:如圖9-5,去耦電容靠近晶振的電源管腳,有源晶振同樣建議使用銅皮GND包裹策略,時(shí)鐘信號(hào)直連,盡量不要過孔換層。
圖9-5:有源晶振頂層走線范例
中間層和底層:GND銅皮覆蓋投射區(qū)域,過孔立體連通。
圖9-6:有源晶振中間層/底層范例
-
有源晶振
+關(guān)注
關(guān)注
1文章
870瀏覽量
20388 -
無源晶振
+關(guān)注
關(guān)注
1文章
817瀏覽量
15720 -
晶振
+關(guān)注
關(guān)注
33文章
2728瀏覽量
67505 -
布局布線
+關(guān)注
關(guān)注
1文章
84瀏覽量
15141 -
PCB
+關(guān)注
關(guān)注
1文章
1723瀏覽量
13204
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論