0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

(建議收藏)56個常用的ADC和DAC技術術語

fcsde-sh ? 來源:未知 ? 2023-08-17 19:45 ? 次閱讀

采集時間

采集時間是從釋放保持狀態(tài)(由采樣-保持輸入電路執(zhí)行)到采樣電容電壓穩(wěn)定至新輸入值的1 LSB范圍之內所需要的時間。采集時間(Tacq)的公式如下:

wKgZomToR-2AeS7EAAAVv9Tyzbo321.jpg

混疊

根據采樣定理,超過奈奎斯特頻率的輸入信號頻率為“混疊”頻率。也就是說,這些頻率被“折疊”或復制到奈奎斯特頻率附近的其它頻譜位置。為防止混疊,必須對所有有害信號進行足夠的衰減,使得ADC不對其進行數字化。欠采樣時,混疊可作為一種有利條件。

孔徑延遲

ADC中的孔徑延遲(tAD)是從時鐘信號的采樣沿(下圖中為時鐘信號的上升沿)到發(fā)生采樣時之間的時間間隔。當ADC的跟蹤-保持切換到保持狀態(tài)時,進行采樣。

wKgZomToR-2AI8_SAAAxtXXnRUs950.jpg

孔徑抖動

孔徑抖動 (tAJ) 是指采樣與采樣之間孔徑延遲的變化,如圖所示。典型的ADC孔徑抖動值遠遠小于孔徑延遲值。

二進制編碼(單極性)

準二進制是一種常用于單極性信號的編碼方法。二進制碼(零至滿幅)的范圍為從全0 (00...000)到全1的正向滿幅值(11...111)。中間值由一個1 (MSB)后邊跟全0 (10...000)表示。該編碼類似于偏移二進制編碼,后者支持正和負雙極性傳遞函數。

雙極性輸入

術語“雙極性”表示信號在某個基準電平上、下擺動。單端系統(tǒng)中,輸入通常以模擬地為基準,所以雙極性信號為在地電平上、下擺動的信號。差分系統(tǒng)中,信號不以地為基準,而是正輸入以負輸入為參考,雙極性信號則指正輸入信號能夠高于和低于負輸入信號。

共模抑制(CMRR)

共模抑制是指器件抑制兩路輸入的共模信號的能力。共模信號可以是交流或直流信號,或者兩者的組合。共模抑制比(CMRR)是指差分信號增益與共模信號增益之比。CMRR通常以分貝(dB)為單位表示。

串擾(Crosstalk)

串擾表示每路模擬輸入與其它模擬輸入的隔離程度。對于具有多路輸入通道的ADC,串擾指從一路模擬輸入信號耦合到另一路模擬輸入的信號總量,該值通常以分貝(dB)為單位表示;對于具有多路輸出通道的DAC,串擾是指一路DAC輸出更新時在另一路DAC輸出端產生的噪聲總量。

微分非線性(DNL)誤差

對于ADC,觸發(fā)任意兩個連續(xù)輸出編碼的模擬輸入電平之差應為1 LSB (DNL = 0),實際電平差相對于1 LSB的偏差被定義為DNL。對于DAC,DNL誤差為連續(xù)DAC編碼的理想與實測輸出響應之差。理想DAC響應的模擬輸出值應嚴格相差一個編碼(LSB)(DNL = 0)。(DNL指標大于或等于1LSB保證單調性。)(見“單調”。)

wKgZomToR-6Ad0TOAAB10K0jUoI120.jpg

數字饋通

數字饋通是指DAC數字控制信號變化時,在DAC輸出端產生的噪聲。在下圖中,DAC輸出端的饋通是串行時鐘信號噪聲的結果。

wKgZomToR-6Ad6TFAABa6Rh9wOA532.jpg

動態(tài)范圍

動態(tài)范圍定義為器件本底噪聲至其規(guī)定最大輸出電平之間的范圍,通常以dB表示。ADC的動態(tài)范圍為ADC能夠分辨的信號幅值范圍;如果ADC的動態(tài)范圍為60dB,則其可分辨的信號幅值為x至1000x。對于通信應用,信號強度變化范圍非常大,動態(tài)范圍非常重要。如果信號太大,則會造成ADC輸入過量程;如果信號太小,則會被淹沒在轉換器的量化噪聲中。

有效位數(ENOB)

ENOB表示一個ADC在特定輸入頻率和采樣率下的動態(tài)性能。理想ADC的誤差僅包含量化噪聲。當輸入頻率升高時,總體噪聲(尤其是失真分量)也增大,因此降低ENOB和SINAD(參見“信號與噪聲+失真比(SINAD)”)。滿幅、正弦輸入波形的ENOB由下式計算。

加載-感應輸出

一種測量技術,在電路的遠端點加載電壓(或電流),然后測量(檢測)產生的電流(或電壓)。例如,帶有集成輸出放大器的DAC有時就包含加載-感應輸出。輸出放大器可提供反相輸入用于外部連接,反饋通路必須通過外部形成閉環(huán)。

全功率帶寬(FPBW)

ADC工作時施加的模擬輸入信號等于或接近轉換器的規(guī)定滿幅電壓。然后將輸入頻率提高到某個頻率,使數字轉換結果的幅值降低3dB。該輸入頻率即為全功率帶寬。

滿幅(FS)誤差

滿幅誤差為觸發(fā)跳變至滿幅編碼的實際值與理想模擬滿幅跳變值之差。滿幅誤差等于“失調誤差+增益誤差”,如下圖所示。

wKgZomToR-6APFQaAACKrBRu8M0255.jpg

FS增益誤差(DAC)

數/模轉換器(DAC)的滿幅增益誤差為實際與理想輸出跨距之差。實際跨距為輸入設置為全1時與輸入設置為全0時的輸出之差。所有數據轉換器的滿幅增益誤差都與選擇用于測量增益誤差的基準有關。

增益誤差

ADC或DAC的增益誤差表示實際傳遞函數的斜率與理想傳遞函數的斜率的匹配程度。增益誤差通常表示為LSB或滿幅范圍的百分比(%FSR),可通過硬件或軟件校準進行消除。增益誤差等于滿幅誤差減去失調誤差。

wKgZomToR-6AeJt8AABxfY_HRMg064.jpg

增益誤差漂移

增益誤差漂移指環(huán)境溫度引起的增益誤差變化,通常表示為ppm/°C。

增益一致性

增益一致性表示多通道ADC中所有通道增益的匹配程度。為計算增益的一致性,向所有通道施加相同的輸入信號,然后記錄最大的增益偏差,通常用dB表示。

尖峰脈沖

尖峰脈沖指MSB跳變時在DAC輸出端產生的電壓瞬態(tài)振蕩,通常表示為nV?s,等于電壓-時間曲線下方的面積。

諧波

周期信號的諧波為信號基頻整數倍的正弦分量。

積分非線性(INL)誤差

對于數據轉換器,積分非線性(INL)是實際傳遞函數與傳遞函數直線的偏差。消除失調誤差和增益誤差后,該直線為最佳擬合直線或傳遞函數端點之間的直線。INL往往被稱為“相對精度”。

wKgZomToR-6ANRQ3AAB4LR6XtdQ005.jpg

互調失真(IMD)

IMD是指由于電路或器件的非線性產生的原始信號中并不存在的新頻率分量的現(xiàn)象。IMD包括諧波失真和雙音失真。測量時,將其作為將所選交調產物(即IM2至IM5)的總功率與兩個輸入信號(f1和f2)的總功率之比。2階至5階交調產物如下:

·2階交調產物(IM2):f1 + f2、f2 - f1

·3階交調產物(IM3):2 x f1 - f2、2 x f2 - f1、2 x f1 + f2、2 x f2 + f1

·4階交調產物(IM4):3 x f1 - f2、3 x f2 - f1、3 x f1 + f2、3 x f2 + f1

·5階交調產物(IM5):3 x f1 - 2 x f2、3 x f2 - 2 x f1、3 x f1 + 2 x f2、3 x f2 + 2 x f1

最低有效位(LSB)

在二進制數中,LSB為最低加權位。通常,LSB為最右側的位。對于ADC或DAC,LSB的權重等于轉換器的滿幅電壓范圍除以2N,其中N為轉換器的分辨率。對于12位ADC,如果滿幅電壓為2.5V,則1LSB = (2.5V/212) = 610μV

MSB跳變

MSB跳變(中間刻度點)時,MSB由低電平變?yōu)楦唠娖?,其它所有數據位則由高電平變?yōu)榈碗娖剑换蛘進SB由高電平變?yōu)榈碗娖?,而其它數據位由低電平變?yōu)楦唠娖健@纾?1111111變?yōu)?0000000即為MSB跳變。MSB跳變往往產生最嚴重的開關噪聲(見尖峰脈沖)。

單調

在序列中,如果對于每個n,Pn + 1總是大于或等于Pn,則說該序列單調增大;類似地,如果對于每個n,Pn + 1總是小于或等于Pn,則說該序列單調減小。對于DAC,如果模擬輸出總是隨DAC編碼輸入的增大而增大,則說該DAC是單調的;對于ADC,如果數字輸出編碼總是隨模擬輸入的增大而增大,則說該ADC是單調的。如果轉換器的DNL誤差不大于±1LSB,則能夠保證單調。

最高有效位(MSB)

在二進制數中,MSB為最高加權位。通常,MSB為最左側的位。

乘法DAC (MDAC)

乘法DAC允許將交流信號施加至基準輸入。通過將感興趣的信號連接至基準輸入,并利用DAC編碼縮放信號,DAC可用作數字衰減器。

無丟失編碼

當斜線上升信號施加至ADC的模擬輸入端時,如果ADC產生所有可能的數字編碼,則該ADC無丟失編碼。

奈奎斯特頻率

奈奎斯特定理說明:ADC的采樣率必須至少為信號最大帶寬的兩倍才能無失真地完整恢復模擬信號。該最大帶寬被稱為奈奎斯特頻率。

偏移二進制編碼

偏移二進制是一種常用于雙極性信號的編碼方法。在偏移二進制編碼中,負向最大值(負向滿幅值)用全0 (00...000)表示,正向最大值(正向滿幅值)用全1 (11...111)表示。零幅由一個1 (MSB)后邊跟全0 (10...000)表示。該方法與標準二進制類似,后者常用于單極性信號(參見二進制編碼,單極性)。

失調誤差(雙極性)

雙極性轉換器失調誤差的測量與單極性轉換器失調誤差的測量類似,但在雙極性傳遞函數的中間點測量零幅處的誤差(參見失調誤差單極性)

失調誤差(單極性)

失調誤差常稱為“零幅”誤差,指在某個工作點,實際傳遞函數與理想傳遞函數的差異。對于理想數據轉換器,第一次跳變發(fā)生在零點以上0.5LSB處。對于ADC,向模擬輸入端施加零幅電壓并增加,直到發(fā)生第一次跳變;對于DAC,失調誤差為輸入編碼為全0時的模擬輸出。

wKgZomToR-6AWCl9AABn7HgQtYI419.jpg

失調誤差漂移

失調誤差漂移指環(huán)境溫度引起的失調誤差變化,通常表示為ppm/°C。

過采樣

對于ADC,如果采樣模擬輸入的頻率遠遠高于奈奎斯特頻率,則稱為過采樣。過采樣有效降低了噪底,所以提高ADC的動態(tài)范圍。提高動態(tài)范圍又進而提高了分辨率。過采樣是Σ-Δ ADC的基礎。

相位匹配

相位匹配表示施加至多通道ADC所有通道的完全相同信號的相位匹配程度。相位匹配指所有通道中的最大相位偏移,通常用度表示。

電源抑制比(PSRR)

電源抑制比(PSRR)指電源電壓變化與滿幅誤差變化之比,以dB表示。

量化誤差

對于ADC,量化誤差定義為實際模擬輸入與表示該值的數字編碼之間的差異(參見“量化”)。

比例測量

施加至ADC電壓基準輸入的電壓不是恒定電壓,而是與施加至變送器(即負載單元或電橋)的信號成比例。這種類型的測量稱為比例測量,它消除了基準電壓變化引起的所有誤差。下圖中使用電阻橋的方法就是比例測量的一個例子。

wKgZomToR--ALOg2AAA4hUNPAC4880.jpg

分辨率

ADC分辨率為用于表示模擬輸入信號的位數。為了更準確地復現(xiàn)模擬信號,就必須提高分辨率。使用較高分辨率的ADC也降低量化誤差。對于DAC,分辨率與此類似:DAC的分辨率越高,增大編碼時在模擬輸出端產生的步進越小。

有效值(RMS)

交流波形的RMS值為有效直流值或該信號的等效直流信號。計算交流波形的RMS值時,先對交流波形進行平方以及時間平均,然后取其平方根。對于正弦波,RMS值為峰值的 2/2 (或0.707)倍,也就是峰-峰值的0.354倍。

采樣率/頻率

樣率或采樣頻率以“采樣/秒”(sps)表示,指ADC采集(采樣)模擬輸入的速率。對于每次轉換執(zhí)行一次采樣的ADC(如SAR、Flash ADC或流水線型ADC),采樣速率也指吞吐率。對于Σ-Δ ADC,采樣率一般遠遠高于數據輸出頻率。

建立時間

對于DAC,建立時間是從更新(改變)其輸出值的命令到輸出達到最終值(在規(guī)定百分比之內)之間的時間間隔。建立時間受輸出放大器的擺率和放大器振鈴及信號過沖總量的影響。對于ADC,采樣電容電壓穩(wěn)定至1 LSB所需的時間小于轉換器的捕獲時間至關重要。

信納比(SINAD)

SINAD是正弦波(ADC的輸入,或DAC恢復的輸出)的RMS值與轉換器噪聲加失真(無正弦波)的RMS值之比。RMS噪聲加失真包括奈奎斯特頻率以下除基波和直流失調以外的所有頻譜成分。SINAD通常表示為dB。

信噪比(SNR)

??????

信噪比(SNR)是給定時間點有用信號幅度與噪聲幅度之比,該值越大越好。對于由數字采樣完美重構的波形,理論上的最大SNR為滿幅模擬輸入(RMS值)與RMS量化誤差(剩余誤差)之比。理想情況下,理論上的最小ADC噪聲僅包含量化誤差,并直接由ADC的分辨率(N位)確定:

(除量化噪聲外,實際ADC也產生熱噪聲、基準噪聲、時鐘抖動等。)

帶符號二進制編碼

帶符號二進制編碼方法中,MSB表示二進制數的符號(正或負)。所以,-2的8位表示法為10000010,+2的表示法為00000010。

擺率

擺率是DAC輸出變化的最大速率,或者不會造成ADC數字輸出錯誤的輸入變化的最大速率。對于帶有輸出放大器的DAC,規(guī)定擺率通常是放大器的擺率。

小信號帶寬(SSBW)

為測量小信號帶寬,向ADC施加一個幅值足夠小的模擬輸入信號,其擺率不會限制ADC的性能。然后,掃描輸入頻率,直到數字轉換結果的幅值降低3dB。小信號帶寬往往受限于相關采樣-保持放大器的性能。

無雜散動態(tài)范圍(SFDR)

無雜散動態(tài)范圍(SFDR)是基波(信號成分最大值)RMS幅值與第二大雜散成份(不包含直流失調)的RMS值之比。SFDR以相對于載波的分貝(dBc)表示。

總諧波失真(THD)

THD測量信號的失真成分,用相對于基波的分貝(dB)表示。對于ADC,總諧波失真(THD)是所選輸入信號諧波的RMS之和與基波之比。測量時,只有在奈奎斯特限值之內的諧波被包含在內。

跟蹤-保持

跟蹤-保持往往也被稱為“采樣-保持”,指ADC的輸入采樣電路。跟蹤-保持輸入的最基本表示形式是模擬開關和電容(見圖)。開關閉合時,電路處于“跟蹤”模式;開關開路時,采樣電容保持輸入的最后瞬態(tài)值,電路處于“保持”模式。

wKgZomToR--AQ3uIAAAaDLKsG_s033.jpg

轉換噪聲

轉換噪聲指引起ADC輸出在相鄰輸出編碼之間切換的輸入電壓變化范圍。當增大模擬輸入電壓時,由于相關瞬態(tài)噪聲的原因,觸發(fā)每個編碼發(fā)生跳變(編碼邊緣)的電壓是不確定的。

二進制補碼編碼

二進制補碼編碼方法用于正數和負數編碼,簡化加法和減法計算。該編碼方法中,-2的8位表示法為11111110,+2的表示法為00000010。

欠采樣

欠采樣技術中,ADC采樣率低于模擬輸入頻率,該條件下將引起混疊。根據奈奎斯特定理,自然知道欠采樣將丟失信號信息。然而,如果對輸入信號進行正確濾波,以及正確選擇模擬輸入和采樣頻率,則可將包含信號信息的混疊成分從較高頻率搬移至較低頻率,然后進行轉換。該方法有效地將ADC用作下變頻器,將較高帶寬信號搬移到ADC的有效帶寬。要想該技術取得成功,ADC跟蹤-保持電路的帶寬必須能夠處理預期的最高頻率信號。

單極性

對于單端模擬輸入ADC,單極性信號輸入范圍為零幅(通常為地)至滿幅(通常為基準電壓);對于差分輸入ADC,信號輸入范圍為零幅至滿幅,以正輸入相當于負輸入測量輸入范圍。

零幅誤差

參見失調誤差(單極性)。

免責聲明:本文轉自網絡,版權歸原作者所有,如涉及作品版權問題,請及時與我們聯(lián)系,謝謝!

加入粉絲交流群


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 模擬技術
    +關注

    關注

    17

    文章

    469

    瀏覽量

    39688
  • 張飛電子
    +關注

    關注

    54

    文章

    175

    瀏覽量

    12559

原文標題:(建議收藏)56個常用的ADC和DAC技術術語

文章出處:【微信號:fcsde-sh,微信公眾號:fcsde-sh】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    TLV320AIC23B芯片的ADCDAC能設置成不同的采樣率嗎?

    TLV320AIC23B芯片的ADCDAC能設置成不同的采樣率么,可位時鐘BCLK只有一。比如ADC 設置為48kHz,DAC設置為9
    發(fā)表于 11-08 06:54

    labview如何測ADC輸入到DAC輸出的延時

    ADCDAC用的是MIO的SCB-68A,從ADC采集數據,經過上位機處理后把數據發(fā)放到DAC輸出,想測量從ADC采集到
    發(fā)表于 08-12 16:15

    信號處理常用術語有哪些?

    信號處理常用術語
    發(fā)表于 06-04 07:17

    收藏的帖子找不到,收藏的帖子找不到,收藏的帖子找不到,收藏的帖子找不到,收藏的帖子找不到,

    收藏的帖子找不到,收藏的帖子找不到,收藏的帖子找不到,收藏的帖子找不到,
    發(fā)表于 04-14 12:23

    DACADC能配置在一管腳上嗎?

    DACADC能配置在一管腳上嗎?因為輸出再采集誤差會變大
    發(fā)表于 03-28 07:22

    STM32L431 ADC to DAC時間久了時鐘不同步是哪里的問題?

    我在用STM32L431做一音頻相關的項目。 我是用Timer6 設置32Khz ADC 采樣,然后把采樣點降采樣到4Khz后,然后輸出到DAC同步輸出。DAC用Timer7設置 4
    發(fā)表于 03-26 06:32

    如何使用FPGA驅動并行ADC和并行DAC芯片?

    ADCDAC是FPGA與外部信號的接口,從數據接口類型的角度劃分,有低速的串行接口和高速的并行接口。
    的頭像 發(fā)表于 02-22 16:15 ?3350次閱讀
    如何使用FPGA驅動并行<b class='flag-5'>ADC</b>和并行<b class='flag-5'>DAC</b>芯片?

    STM32ADC中斷的使用注意事項和優(yōu)化建議

    STM32ADC中斷的使用注意事項和優(yōu)化建議 STM32ADC(模擬數字轉換器)是STMicroelectronics開發(fā)的一款用于外部模擬信號轉換為數字信號的器件。在使用STM32ADC
    的頭像 發(fā)表于 01-12 15:17 ?3054次閱讀

    ADCDAC常用56技術術語分享

    對于ADC,觸發(fā)任意兩連續(xù)輸出編碼的模擬輸入電平之差應為1 LSB (DNL = 0),實際電平差相對于1 LSB的偏差被定義為DNL。對于DAC,DNL誤差為連續(xù)DAC編碼的理
    發(fā)表于 12-18 07:08

    請問高速ADCDAC輸入時鐘占空比如果不是50%,或遠高于/低于50%對ADCDAC性能有何影響?

    請問高速ADCDAC輸入時鐘占空比如果不是50%或遠高于或遠低于50%對ADCDAC性能有何影響?
    發(fā)表于 12-13 07:28

    要搭一傳輸鏈路,前后的ADCDAC采樣率和位數是否要完全相等?

    請問,要搭一傳輸鏈路,鏈路中的ADCDAC的參數,比如:采樣率和分辨率一定要一樣嗎? 中頻模擬信號,先模數轉換數字化進行傳輸,之后需要數模轉換,前后的ADC
    發(fā)表于 12-12 06:21

    收藏】大??偨Y的30PCB布局的細節(jié)與心得

    收藏】大牛總結的30PCB布局的細節(jié)與心得
    的頭像 發(fā)表于 12-06 15:17 ?581次閱讀

    半導體行業(yè)術語的解讀

    在探討半導體業(yè)界的常用術語前,我們需了解半導體行業(yè)是科技領域中最為活躍且技術含量極高的行業(yè)之一。它涉及到許多復雜的工藝和理論,因此產生了大量專業(yè)術語。以下是一些半導體業(yè)界
    的頭像 發(fā)表于 12-02 11:18 ?4918次閱讀
    半導體行業(yè)<b class='flag-5'>術語</b>的解讀

    Σ-Δ型ADCDAC

    電子發(fā)燒友網站提供《Σ-Δ型ADCDAC.pdf》資料免費下載
    發(fā)表于 11-22 15:02 ?1次下載
    Σ-Δ型<b class='flag-5'>ADC</b>和<b class='flag-5'>DAC</b>

    SSD入門必看|這些專業(yè)術語你知道多少?

    SSD領域涉及到較多的專業(yè)術語,為了更深入地了解SSD技術,本文對常用SSD術語進行簡要的說明和介紹。 Namespace 命名空間,是 NVMe 協(xié)議中一
    的頭像 發(fā)表于 11-21 20:40 ?1072次閱讀
    SSD入門必看|這些專業(yè)<b class='flag-5'>術語</b>你知道多少?