0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在封裝設(shè)計中創(chuàng)建并使用非圓形過孔堆疊?

深圳(耀創(chuàng))電子科技有限公司 ? 2023-08-19 08:15 ? 次閱讀

要設(shè)計出尺寸更小的電子器件,可以在多層基板或多層印刷電路板 (PCB) 中采用高密度設(shè)計,增加每層的使用率。在多層封裝或多層電路板的設(shè)計和制造過程中,過孔的作用不可或缺。我們需要使用過孔或電鍍過孔來實現(xiàn)從一層到另一層的布線。雖然也可以使用通孔或盲孔,但這兩種孔占用了過多的空間,使得復(fù)雜和高密度電子器件難以布線。要解決這個問題,可以使用堆疊的過孔,即兩個或兩個以上的分層過孔彼此堆疊在一起。


在本文中,我們將借助 Allegro Package Designer Plus 工具,探討如何在高密度復(fù)雜的封裝設(shè)計中使用非圓形的堆疊過孔。

01

創(chuàng)建數(shù)據(jù)庫

要想創(chuàng)建非圓形的堆疊過孔,首先要創(chuàng)建一個數(shù)據(jù)庫。啟動 Allegro Package Designer Plus,使用 File – New 功能創(chuàng)建一個新的圖檔,然后保存。

6ed0b576-3e25-11ee-ad04-dac502259ad0.png

02

設(shè)置層面

在這一步中,使用 File – Import 菜單中的 Techfile 和 Parameter 選項,導(dǎo)入層堆疊技術(shù)文件和參數(shù)文件。選擇 Setup – Cross-section,打開 Cross-section Editor 并查看分層的層面。

6eea1b56-3e25-11ee-ad04-dac502259ad0.png

03

設(shè)置圖檔屬性

選擇 Edit – Properties,在 Find 過濾器中將 Find By Name 字段設(shè)置為 Drawing。在 Edit Property 對話框中,將 Pad_Shape_Touch_Connections 屬性設(shè)置為 True,然后點擊 OK。

6f1856c4-3e25-11ee-ad04-dac502259ad0.png

注意:此時,必須選擇 File – Save 保存設(shè)計。

04

創(chuàng)建形狀符號

在 Allegro Package Designer Plus 中可以輕松創(chuàng)建新的形狀。為此,只需選擇 File – New,指定圖紙的名稱,選擇 Shape Symbol,然后點擊 OK。

6f4889a2-3e25-11ee-ad04-dac502259ad0.png

放大顯示中心位置。選擇 Add – Frectangle,在畫面上繪制一個實心矩形,設(shè)置 TOP 和 BOTTOM 間距坐標。保存該符號。在 Project Directory 字段中顯示的位置會創(chuàng)建一個新的 .dra 文件。

6f6c392e-3e25-11ee-ad04-dac502259ad0.png

05

修改焊盤

創(chuàng)建非圓形堆疊過孔的主要步驟是編輯焊盤,操作起來很簡單。打開 .sip 文件,選擇 Tools – Padstack – Modify Design Padstack。從 Options 選項卡中選擇形狀,然后點擊 Edit。Padstack Editor 隨即打開。在 Start 選項卡中選擇 BBVia,然后以不同的名稱保存該焊盤。

6f92d28c-3e25-11ee-ad04-dac502259ad0.png

在 Design Layers 選項卡下,在 Regular Pad 欄中更改各層的定義,如下圖所示,然后保存焊盤。

6fc5b99a-3e25-11ee-ad04-dac502259ad0.png

06

擺放過孔

使用非圓形堆疊過孔的最后一步是在封裝層中擺放和旋轉(zhuǎn)過孔。

6fed03d8-3e25-11ee-ad04-dac502259ad0.png

結(jié)論

Allegro Package Designer Plus 提供了一套全面的功能,可以輕松完成高密度復(fù)雜的封裝設(shè)計。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4315

    文章

    22941

    瀏覽量

    395601
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    4876

    瀏覽量

    97205
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7730

    瀏覽量

    142607
  • 電子器件
    +關(guān)注

    關(guān)注

    2

    文章

    582

    瀏覽量

    32042
收藏 人收藏

    評論

    相關(guān)推薦

    芯片堆疊封裝技術(shù)實用教程(52頁PPT)

    芯片堆疊封裝技術(shù)實用教程
    的頭像 發(fā)表于 11-01 11:08 ?2538次閱讀
    芯片<b class='flag-5'>堆疊</b><b class='flag-5'>封裝</b>技術(shù)實用教程(52頁PPT)

    何在SQL創(chuàng)建觸發(fā)器

    的業(yè)務(wù)邏輯,以及執(zhí)行審計和記錄更改歷史等功能。下面,我將詳細解釋如何在SQL創(chuàng)建觸發(fā)器,附帶示例代碼。
    的頭像 發(fā)表于 07-18 16:01 ?1354次閱讀

    為什么需要封裝設(shè)計?封裝設(shè)計做什么?

    做過封裝設(shè)計,做過PCB板級的設(shè)計,之前和網(wǎng)友有過交流,問題是:為什么要封裝設(shè)計?信號完整性體系從大的方面來看:芯片級->封裝級->板級。
    的頭像 發(fā)表于 04-16 17:03 ?729次閱讀
    為什么需要<b class='flag-5'>封裝設(shè)</b>計?<b class='flag-5'>封裝設(shè)</b>計做什么?

    半導(dǎo)體后端工藝:封裝設(shè)計與分析

    圖1顯示了半導(dǎo)體封裝設(shè)計工藝的各項工作內(nèi)容。首先,封裝設(shè)計需要芯片設(shè)計部門提供關(guān)鍵信息,包括芯片焊盤(Chip Pad)坐標、芯片布局和封裝互連數(shù)據(jù)。
    的頭像 發(fā)表于 02-22 14:18 ?1078次閱讀
    半導(dǎo)體后端工藝:<b class='flag-5'>封裝設(shè)</b>計與分析

    PCB過孔是什么意思

    PCB過孔(Via)是印刷電路板(Printed Circuit Board,簡稱PCB)上用于連接不同層之間的電氣連接點。在多層PCB設(shè)計,由于信號和電源線的布線需要在不同的層次之間進行交叉
    的頭像 發(fā)表于 01-16 17:17 ?4485次閱讀
    PCB<b class='flag-5'>中</b><b class='flag-5'>過孔</b>是什么意思

    如何創(chuàng)建重疊的封裝文件

    。它使用多層次的抽象,允許開發(fā)人員實現(xiàn)數(shù)據(jù)的封裝和隱藏,確保訪問這些數(shù)據(jù)的方式是可控的。本文將詳細介紹創(chuàng)建重疊的封裝文件的步驟和最佳實踐。 確定需求 在
    的頭像 發(fā)表于 01-07 16:51 ?521次閱讀

    長電科技先進封裝設(shè)計能力的優(yōu)勢

    作為全球領(lǐng)先的芯片封測企業(yè),長電科技深刻理解先進的封裝設(shè)計能力對于確保半導(dǎo)體行業(yè)的產(chǎn)品性能、功能和成本至關(guān)重要。大規(guī)模高密度的集成電路為產(chǎn)品設(shè)計提供了極大的靈活性。例如Chiplet等前沿技術(shù)包含
    的頭像 發(fā)表于 12-18 11:11 ?863次閱讀

    IC封裝快速創(chuàng)建結(jié)構(gòu)的新方法

    IC封裝快速創(chuàng)建結(jié)構(gòu)的新方法
    的頭像 發(fā)表于 12-06 16:34 ?538次閱讀
    IC<b class='flag-5'>封裝</b><b class='flag-5'>中</b>快速<b class='flag-5'>創(chuàng)建</b>結(jié)構(gòu)的新方法

    過孔是什么?過孔有哪些種類?PCB上那么密集的過孔是怎么排列的?

    過孔是什么?過孔有哪些種類?PCB上那么密集的過孔是怎么排列的? 過孔(Via Hole)是印刷電路板(Printed Circuit Board,PCB)制造
    的頭像 發(fā)表于 11-30 14:44 ?4161次閱讀

    自動化建模和優(yōu)化112G封裝過孔 ——封裝Core層過孔和BGA焊盤區(qū)域的阻抗優(yōu)化

    自動化建模和優(yōu)化112G封裝過孔 ——封裝Core層過孔和BGA焊盤區(qū)域的阻抗優(yōu)化
    的頭像 發(fā)表于 11-29 15:19 ?966次閱讀
    自動化建模和優(yōu)化112G<b class='flag-5'>封裝過孔</b> ——<b class='flag-5'>封裝</b>Core層<b class='flag-5'>過孔</b>和BGA焊盤區(qū)域的阻抗優(yōu)化

    何在IC封裝中分析解決與具體引線鍵合相關(guān)的設(shè)計問題?

    何在IC 封裝中分析解決與具體引線鍵合相關(guān)的設(shè)計問題?
    的頭像 發(fā)表于 11-28 17:08 ?717次閱讀
    如<b class='flag-5'>何在</b>IC<b class='flag-5'>封裝</b>中分析<b class='flag-5'>并</b>解決與具體引線鍵合相關(guān)的設(shè)計問題?

    何在 CFD 設(shè)計利用網(wǎng)格維護幾何形狀減少運行時間?

    何在 CFD 設(shè)計利用網(wǎng)格維護幾何形狀減少運行時間?
    的頭像 發(fā)表于 11-24 17:07 ?466次閱讀
    如<b class='flag-5'>何在</b> CFD 設(shè)計<b class='flag-5'>中</b>利用網(wǎng)格維護幾何形狀<b class='flag-5'>并</b>減少運行時間?

    oracle創(chuàng)建用戶賦予權(quán)限

    詳細介紹如何在Oracle創(chuàng)建用戶賦予權(quán)限。 一、創(chuàng)建用戶 在Oracle,我們可以使用C
    的頭像 發(fā)表于 11-17 14:28 ?2417次閱讀

    PADS2007系列教程――高級封裝設(shè)

    電子發(fā)燒友網(wǎng)站提供《PADS2007系列教程――高級封裝設(shè)計.zip》資料免費下載
    發(fā)表于 11-17 14:23 ?1次下載
    PADS2007系列教程――高級<b class='flag-5'>封裝設(shè)</b>計

    RedEDA使用教程(芯片封裝設(shè)計RedPKG)

    是有封裝項目的進行設(shè)計~適用于電子工程師、芯片工程師、教育者、學(xué)生、電子制造商和愛好者。?能學(xué)到什么:芯片封裝設(shè)計RedPKG基礎(chǔ)設(shè)置,以及系統(tǒng)的完成wire bonding和flip chip的器件封裝。?閱讀建議:此資源用以
    發(fā)表于 11-13 17:16 ?0次下載