芯和助力Chiplet落地

2023年8月23日-24日，elexcon2023深圳國(guó)際電子展暨 SiP China 2023第七屆中國(guó)系統(tǒng)級(jí)封裝大會(huì)在深圳順利召開。芯和半導(dǎo)體創(chuàng)始人、CEO凌峰博士領(lǐng)銜本屆主席團(tuán)，全產(chǎn)業(yè)鏈洞察Chiplet實(shí)現(xiàn)的挑戰(zhàn)和機(jī)會(huì)。

“近年來(lái)，先進(jìn)封裝技術(shù)的內(nèi)驅(qū)力已從高端智能手機(jī)領(lǐng)域演變?yōu)楦咝阅苡?jì)算和人工智能等領(lǐng)域，當(dāng)前集成電路的發(fā)展受存儲(chǔ)、面積、功耗和功能四大方面制約，以芯粒( Chiplet)異構(gòu)集成為核心的先進(jìn)封裝技術(shù)，將成為集成電路發(fā)展的關(guān)鍵路徑和突破口。本屆大會(huì)將重點(diǎn)關(guān)注異構(gòu)集成Chiplet技術(shù)、先進(jìn)封裝與SiP的最新進(jìn)展，推動(dòng)異構(gòu)集成解決方案和產(chǎn)品的落地?！?/p>

凌峰博士作為本屆大會(huì)主席，在開場(chǎng)主旨演講中帶領(lǐng)大家一起回顧了中國(guó)系統(tǒng)級(jí)封裝大會(huì)過(guò)去六年的歷程：這六年我們一起見(jiàn)證了中國(guó)SiP行業(yè)的成長(zhǎng)，從長(zhǎng)三角到大灣區(qū)，蓬勃發(fā)展；這六年我們一起見(jiàn)證了SiP封裝技術(shù)的持續(xù)革新，從2D到2.5、3D，從手機(jī)射頻前端應(yīng)用為主的SIP, 到HPC高性能計(jì)算驅(qū)動(dòng)的異構(gòu)集成、Chiplets。中國(guó)系統(tǒng)級(jí)封裝大會(huì)已經(jīng)成為中國(guó)SiP生態(tài)圈最重要的年度聚會(huì)之一，作為最新的第七屆大會(huì)，我們集合了各個(gè)細(xì)分行業(yè)的領(lǐng)先企業(yè)，以Chiplet的實(shí)現(xiàn)為核心，從設(shè)計(jì)、制造的兩極入手，設(shè)置了六個(gè)專業(yè)的分論壇，全產(chǎn)業(yè)鏈洞察Chiplet實(shí)現(xiàn)的挑戰(zhàn)和機(jī)會(huì)。

隨著超高性能計(jì)算和人工智能芯片對(duì)算力的訴求越來(lái)越大，傳統(tǒng)SoC（System on Chip）正大步走向新型SoC（System of Chiplets）的設(shè)計(jì)。Chiplets相比傳統(tǒng)SoC優(yōu)勢(shì)集中在：

更小的芯粒尺寸，帶來(lái)更高的良率，并突破光罩尺寸的限制，降低制造成本

芯粒具有更多的工藝節(jié)點(diǎn)選擇，可以將最佳節(jié)點(diǎn)實(shí)現(xiàn)的芯粒進(jìn)行混合集成

硅IP復(fù)用，提高研發(fā)效率，攤薄NRE成本，縮短上市周期

凌峰博士在主旨演講中和大家分享了《Chiplet產(chǎn)業(yè)的發(fā)展和現(xiàn)狀》。

多芯片Chipets系統(tǒng)正在加速發(fā)展，多芯片系統(tǒng)設(shè)計(jì)5年內(nèi)可達(dá)5倍增長(zhǎng)，5年后將有10%以上的先進(jìn)設(shè)計(jì)是多芯片系統(tǒng)結(jié)構(gòu)，先進(jìn)系統(tǒng)的功能和集成度將達(dá)到新的水平。由先進(jìn)封裝驅(qū)動(dòng)出眾多的創(chuàng)新能力和差異化競(jìng)爭(zhēng)優(yōu)勢(shì)，導(dǎo)致多個(gè)細(xì)分市場(chǎng)目前已采用多芯片集成系統(tǒng)，目前全球已有超過(guò)100多個(gè)成功案例，在CPU, 在AI, 在FPGA, 在游戲，在汽車等領(lǐng)域大放異彩。

然而，Chiplets系統(tǒng)從單芯片系統(tǒng)轉(zhuǎn)換為多芯片異構(gòu)集成系統(tǒng)，對(duì)于設(shè)計(jì)公司來(lái)說(shuō)面臨的最大的考驗(yàn)是“復(fù)雜大芯片”的系統(tǒng)的拆分、組合、架構(gòu)規(guī)劃，這不僅是一個(gè)技術(shù)問(wèn)題，也是一個(gè)產(chǎn)品線規(guī)劃問(wèn)題。

架構(gòu)師需要考慮的不再只依賴工藝和架構(gòu)等少數(shù)幾個(gè)維度，而是：如何把大規(guī)模芯片拆分好(需要考慮Chiplet間訪問(wèn)頻率、帶寬、緩存一致性等）；如何基于先進(jìn)封裝將功能芯片組合在一個(gè)結(jié)構(gòu)中實(shí)現(xiàn)最佳PPAC或不同產(chǎn)品組合（需要考慮滿足對(duì)不同領(lǐng)域、不同場(chǎng)景對(duì)于信息傳輸速度、功耗、散熱、成本等要求）；如何選擇合適的工藝制程、封裝技術(shù)、系統(tǒng)集成、互聯(lián)協(xié)議（需要考慮Known-good-die、測(cè)試、封裝結(jié)構(gòu)、良率、成本等因素）；具體到設(shè)計(jì)實(shí)現(xiàn)方面，如何實(shí)現(xiàn)多芯片系統(tǒng)的架構(gòu)探索、設(shè)計(jì)實(shí)現(xiàn)、可靠性仿真分析的系統(tǒng)級(jí)協(xié)同設(shè)計(jì)和分析，達(dá)到先進(jìn)封裝的Chiplet多芯片系統(tǒng)的高效高質(zhì)實(shí)現(xiàn)。

設(shè)計(jì)之外的另一端，先進(jìn)封裝技術(shù)是Chiplet實(shí)現(xiàn)的保證。目前集成面積已經(jīng)可以達(dá)到2.5倍的晶圓掩膜尺寸Reticle size，預(yù)計(jì)2024年這個(gè)尺寸可進(jìn)一步擴(kuò)展到4倍。多家國(guó)際晶圓廠已經(jīng)推出了量身定做的先進(jìn)封裝平臺(tái)并實(shí)現(xiàn)量產(chǎn)，國(guó)內(nèi)的Chiplet制造企業(yè)也正摩拳擦掌，推動(dòng)Chiplet的盡快落地。

凌峰博士在演講的最后聯(lián)合此次大會(huì)的主席團(tuán)成員，倡導(dǎo)Chiplet產(chǎn)業(yè)鏈企業(yè)加強(qiáng)合作和串聯(lián)，一起抓住機(jī)遇，壯大國(guó)內(nèi)Chiplet生態(tài)。

芯和半導(dǎo)體在大會(huì)同期舉行的elexcon深圳國(guó)際電子展的Chiplet專區(qū)，展示芯和半導(dǎo)體2.5D/3DIC Chiplet仿真全流程EDA平臺(tái)。這是一個(gè)針對(duì)Chiplet的完整的SI/PI/多物理場(chǎng)分析解決方案，具有以下優(yōu)勢(shì)：

1.完全自主開發(fā)的仿真引擎

2.優(yōu)異的跨尺度仿真能力

3.AI驅(qū)動(dòng)的網(wǎng)格剖分技術(shù)

4.云計(jì)算加載的分布式并行計(jì)算能力

5.支持裸芯片、中介層和基板的聯(lián)合仿真





審核編輯：劉清