在之前章節(jié)的源極接地放大電路中,輸出是從FET的漏極得到,因此源極電阻Rs的壓降,對(duì)于輸出而言是無(wú)異議的,屬于無(wú)功損耗。
在源極跟隨器電路中,輸出是從FET的源極得到,Rs上的損耗就不再是無(wú)功損耗了。
通常源極跟隨器電路的供電只需要比輸出大一些就可以了,前提是輸出電流小。如果輸出電流也很大(例如幾百mA以上時(shí)),F(xiàn)ET的Vds-on也會(huì)很大,需要考慮它的影響。此時(shí)就要提高整個(gè)電路的供電電壓了。
依據(jù)源極跟隨器電路的使用場(chǎng)景,選擇不同類型的FET。大電流輸出場(chǎng)景,一般使用增強(qiáng)型MOSFET。JFET有電流大小限制(通常是不超過(guò)Idss),因此只能用在小電流輸出的場(chǎng)景。不過(guò)使用JFET的源極跟隨器的輸出阻抗要比MOSFET構(gòu)成的源極跟隨器阻抗高。
柵極偏置電路
柵極偏置電路的電壓由V1、R1和R2組成。上圖的Vg=10V。
因?yàn)閂gs是一個(gè)固定值,因此Vs的直流電壓=Vg-Vgs。Vg電壓越高,整個(gè)電路的輸出電壓上限值越大。
因?yàn)闆](méi)有柵極電流流過(guò)柵極,因此R1和R2的取值大小很靈活。即可以是上圖的1000KΩ,也可以取100KΩ或者10KΩ。當(dāng)然R1和R2的取值小,會(huì)降低電路的輸入阻抗。
源極電阻Rs值
FET的傳輸特性是電路設(shè)計(jì)中必備的曲線,目的是為了得到工作點(diǎn)的Vgs值。例如希望此電路的輸出電流在0.4mA,從SST202的傳輸曲線中找到Id=0.4mA時(shí)對(duì)應(yīng)的Vgs是0.6V。
因?yàn)閂g=10V,所以Vs=Vg-Vgs=10V-(-0.6V)=10.6V
由此得到Rs=Vs/Id=10.6V/0.4mA=26.5KΩ
電路中FET的Pd
此電路中,Id流過(guò)FET,會(huì)產(chǎn)生消耗。這些消耗會(huì)全部變?yōu)闊崃?,使FET的溫度上升。如果器件溫度太高,會(huì)發(fā)生熱擊穿而使器件損壞。為了提高電路可靠性,F(xiàn)ET的熱耗是一個(gè)重要的參數(shù)。
計(jì)算此電路的FET熱耗
Pd=Vds x Id=(Vdd-Vs)x Id=(20v-10.6v)* 0.4mA=3.76mW
下圖是SST202的Pd仿真結(jié)果,和計(jì)算結(jié)果類似。
SST202數(shù)據(jù)手冊(cè)中顯示它的最大Pd是350mW。仿真電路的Pd距離此極限值還有蠻大的安全空間。
高溫下的降額使用
就像電阻一樣,F(xiàn)ET在高溫下工作時(shí),也有降額的要求。如下是FET在不同溫度下,可以承受的最大Pd值,隨著溫度升高,F(xiàn)ET可以承受的Pd在下降。在設(shè)計(jì)電路時(shí),和最大額定損耗值Pd相比,Pd和溫度的曲線值更重要。另外需要注意的是,有些FET spec中給出的Pd值,是以帶有散熱器為前提的。
C1和C2是交流耦合電容。
在輸入端,C1和偏置電路的輸入阻抗(R1和R2的并聯(lián)阻值=500KΩ)構(gòu)成高通濾波器,其截止頻率為
仿真結(jié)果如下:
在輸出端,C2與負(fù)載形成高通濾波器,其截止頻率為:
、
電源的去耦電容
C3和C4是電源的去耦電容。此電路的Vi與Vo是同相,有發(fā)生正反饋的可能性,在高頻信號(hào)時(shí),有振蕩的可能。在高頻下為了降低電源的阻抗,在PCB布局時(shí),小容值電容C3以最短距離連接在FET的漏極和源極Rs之間。
-
MOSFET
+關(guān)注
關(guān)注
142文章
6930瀏覽量
211724 -
放大電路
+關(guān)注
關(guān)注
101文章
1756瀏覽量
106276 -
電路設(shè)計(jì)
+關(guān)注
關(guān)注
6636文章
2398瀏覽量
201100 -
跟隨器
+關(guān)注
關(guān)注
1文章
85瀏覽量
29523 -
源極
+關(guān)注
關(guān)注
1文章
50瀏覽量
8179
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論