在芯片內(nèi)部,信號一般都是通過并行傳輸?shù)?,因為串行傳輸實在是太慢了。然而芯片的IO都是串行傳輸?shù)?,并行傳輸對?a target="_blank">硬件布局實在要求太高了,硬件工程師表示很頭大。而且芯片IO是芯片的重要資源,怎么能讓一組信號占用那么多呢!
芯片之間的串行數(shù)據(jù)傳輸對頻率很敏感,因為高頻會帶來更大的噪聲干擾、碼間干擾、電磁干擾等,進(jìn)而導(dǎo)致信號失真。
一般在芯片的低速串行IO,采用不同的沿來發(fā)送和接收來避免信號干擾對采樣信號的影響,但是clk頻率都在100M以內(nèi),比如SPI協(xié)議,I2C協(xié)議。
但是當(dāng)信號頻率到達(dá)幾百M或者G以上,通過不同的沿來發(fā)送和接收信號,已經(jīng)不能避免信號干擾的問題了,高頻時鐘受噪聲干擾更為嚴(yán)重,到達(dá)采樣端已經(jīng)完全失真了。而且clk與data之間的skew約束更為嚴(yán)格,幾乎不可能實現(xiàn)。
圖1:Serdes 結(jié)構(gòu)圖
這個時候就需要應(yīng)用serdes了,serdes包含了模擬和數(shù)字均衡來切實消除噪聲干擾、碼間干擾等。如下圖所示,serdes的RX模擬部分在ADC采樣之前有CTLE(線性均衡)來進(jìn)行高頻濾波,然后通過ADC采樣模擬電平到數(shù)字域,然后通過CDR恢復(fù)數(shù)字時鐘,通過FFE/DFE進(jìn)行數(shù)字信號均衡,然后進(jìn)行數(shù)據(jù)判決,最終將判決后的data輸出給上層。
TX方向?qū)⑤斎氲男盘栠M(jìn)行FFE均衡,然后輸出給TX模擬部分發(fā)出給對端。通過發(fā)送端和接收端的一致均衡,來消除信道上未知的干擾。而且serdes可以從接收data里面恢復(fù)出采樣時鐘,避免了clk與data之間skew導(dǎo)致采樣時序以及時鐘失真的問題。
-
CLK
+關(guān)注
關(guān)注
0文章
125瀏覽量
17041 -
I2C協(xié)議
+關(guān)注
關(guān)注
0文章
25瀏覽量
8439 -
ADC采樣
+關(guān)注
關(guān)注
0文章
134瀏覽量
12793 -
串行數(shù)據(jù)傳輸
+關(guān)注
關(guān)注
0文章
4瀏覽量
6808 -
SERDES接口
+關(guān)注
關(guān)注
0文章
28瀏覽量
2928
發(fā)布評論請先 登錄
相關(guān)推薦
評論