硅基光電子技術(shù)發(fā)展路線(xiàn)圖: 自動(dòng)化工具助力下一代光電子芯片

摘要

隨著硅基光電子技術(shù)進(jìn)入超大規(guī)模光子集成時(shí)代，先進(jìn)的專(zhuān)業(yè)化設(shè)計(jì)自動(dòng)化工具將在將這一愿景變?yōu)楝F(xiàn)實(shí)的過(guò)程中發(fā)揮重要作用。本白皮書(shū)分析了"硅基光電子技術(shù)--下一代技術(shù)路線(xiàn)圖"[1]中提出的技術(shù)路線(xiàn)圖，并討論了PIC Studio作為EPDA解決方案如何提供獨(dú)特而關(guān)鍵的功能，以提高生產(chǎn)率、促進(jìn)異質(zhì)集成并加速下一代硅基光電子系統(tǒng)的開(kāi)發(fā)。

密度和復(fù)雜性的提升

隨著硅基光電子技術(shù)向數(shù)萬(wàn)器件的超大規(guī)模集成發(fā)展，如圖[1]，重要的是能夠經(jīng)濟(jì)高效地設(shè)計(jì)和制造如此復(fù)雜的光電子芯片鏈路，需要在多個(gè)方面進(jìn)行創(chuàng)新：

功能密度的提高

更高的單位面積器件數(shù)量和更小的功能模塊尺寸對(duì)于更大規(guī)模的光電子芯片(PIC)鏈路至關(guān)重要。但是，光學(xué)器件的尺寸仍遠(yuǎn)大于晶體管。關(guān)鍵創(chuàng)新包括：

通過(guò)光電子版圖自動(dòng)化實(shí)現(xiàn)更緊密的波導(dǎo)布線(xiàn)和更小的彎曲半徑，從而縮小器件之間的空白空間。最小彎曲半徑由光損耗限制決定。

將波導(dǎo)之間的間距縮小到1μm或更小，以實(shí)現(xiàn)高密度波分復(fù)用鏈路，并將串?dāng)_降至最低。這處于大多數(shù)制造工藝的最前沿，將受益于先進(jìn)的反向設(shè)計(jì)技術(shù)，從而開(kāi)發(fā)出高性能的基礎(chǔ)單元。

縮小環(huán)形諧振器等高速調(diào)制器的體積，開(kāi)發(fā)緊湊、線(xiàn)性、低Vπ相位調(diào)制器，從而避免因占用空間而犧牲光帶寬。

先進(jìn)的耦合器,如低損耗的邊緣或光柵耦合器,它們對(duì)準(zhǔn)容差大，占用芯片面積小，以減少芯片輸入/輸出所需的光子“海岸線(xiàn)”。多芯光纖有望改善規(guī)?；?但需要復(fù)雜的波導(dǎo)交叉。

管理光學(xué)和電氣串?dāng)_

隨著超密集集成的發(fā)展，必須在器件、電路和系統(tǒng)層面解決光學(xué)和射頻串?dāng)_問(wèn)題。

主要?jiǎng)?chuàng)新包括：

進(jìn)一步降低波導(dǎo)傳播和轉(zhuǎn)換損耗，最大限度地減少緊密器件之間的光學(xué)串?dāng)_。開(kāi)發(fā)可承受納米級(jí)制造變異的低損耗波導(dǎo)和交叉至關(guān)重要。

使用不透明材料（如硅本身或金屬）進(jìn)行光屏蔽，以隔離密集的波導(dǎo)。這些技術(shù)增加了工藝的復(fù)雜性，但正在走向成熟。

使用協(xié)同仿真工具對(duì)光學(xué)、集成電路和射頻效應(yīng)進(jìn)行聯(lián)合仿真，以進(jìn)行預(yù)測(cè)建模。從器件到封裝級(jí)的整體分析對(duì)于預(yù)測(cè)和解決串?dāng)_問(wèn)題至關(guān)重要。

系統(tǒng)級(jí)設(shè)計(jì)技術(shù)，如屏蔽、埋入式波導(dǎo)和物理隔離，以補(bǔ)充光學(xué)和電子技術(shù)在管理串?dāng)_方面的不足。

逆向設(shè)計(jì)和多物理場(chǎng)優(yōu)化

下一代PIC需要在光學(xué)、電氣、熱學(xué)、機(jī)械和其他物理領(lǐng)域進(jìn)行整體設(shè)計(jì)優(yōu)化。

主要?jiǎng)?chuàng)新包括：

廣泛采用逆向設(shè)計(jì)，從目標(biāo)規(guī)格出發(fā)，對(duì)光電器件進(jìn)行多參數(shù)聯(lián)合優(yōu)化，而不是反復(fù)推敲初始設(shè)計(jì)。這樣就可以探索復(fù)雜的設(shè)計(jì)空間。

集成光子學(xué)、電子、熱學(xué)、機(jī)械和其他效應(yīng)的多物理場(chǎng)仿真，以共同優(yōu)化器件和系統(tǒng)性能。這將需要在更廣泛的EPDA生態(tài)系統(tǒng)中建立合作伙伴關(guān)系，以整合同類(lèi)最佳的模擬引擎。

采用拓?fù)鋬?yōu)化技術(shù)，促進(jìn)仿真驅(qū)動(dòng)的光電子版圖合成。這將與制造工藝能力和制約因素緊密結(jié)合，以提高可制造性。

版圖級(jí)別的可靠性分析和良率提高技術(shù)，該技術(shù)源自成熟的半導(dǎo)體行業(yè)，用于解決隨著復(fù)雜性增加而產(chǎn)生的制造變異。評(píng)估變異影響的詳細(xì)蒙特卡羅模擬將有助于預(yù)測(cè)和提高制造產(chǎn)量。

配置和控制擴(kuò)展

隨著PIC擴(kuò)展到數(shù)以萬(wàn)計(jì)的主動(dòng)可調(diào)器件（如移相器和調(diào)制器），新的配置、控制和校準(zhǔn)范例變得至關(guān)重要。主要?jiǎng)?chuàng)新包括：

密集型非易失性可編程光電鏈路(Programmable Photonics)，使用相變材料或其他低功耗可調(diào)機(jī)制，實(shí)現(xiàn)復(fù)雜的可重構(gòu)光網(wǎng)絡(luò)。熱可調(diào)硅仍然受到功率和熱串?dāng)_的限制。

光電子與電子電路協(xié)同設(shè)計(jì)，實(shí)現(xiàn)可擴(kuò)展的控制和信號(hào)處理。分區(qū)控制功能可最大限度地減少光電子開(kāi)銷(xiāo)，同時(shí)充分利用微電子的密度和成本效益。

片上監(jiān)控器（如分路器、光電探測(cè)器和射頻傳感器）與反饋回路和調(diào)整算法相配合，可對(duì)PIC的變化進(jìn)行一次性和連續(xù)校準(zhǔn)。機(jī)器學(xué)習(xí)技術(shù)可提高自動(dòng)化程度。

具有足夠帶寬的雙向光子電子接口，用于集成光電子神經(jīng)網(wǎng)絡(luò)和其他新興計(jì)算模式的本地化訓(xùn)練。

異質(zhì)材料和集成

雖然硅基光電子技術(shù)從利用CMOS制造工藝中獲益匪淺，但異質(zhì)材料和集成工藝對(duì)于解鎖更多的新功能仍然關(guān)鍵，匯整如下。

激光光源集成

由于硅的間接帶隙，高效集成激光光源仍然是硅基光電子技術(shù)的首要挑戰(zhàn)。主要方法包括：

利用晶圓級(jí)接合、芯片貼裝或轉(zhuǎn)移印刷實(shí)現(xiàn)III-V增益介質(zhì)的混合集成。這種方法在單個(gè)激光器上取得了成功，但電子器件的共同集成仍需要2.5D/3D方法。

異質(zhì)集成技術(shù)，如選擇性外延生長(zhǎng)和重結(jié)晶技術(shù)，可直接在硅上集成激光增益材料。面臨的挑戰(zhàn)包括熱管理、載流子傳輸和晶體缺陷。

利用可鍵合器件（如模式鎖定法布里-珀羅激光器或環(huán)形激光器）制造多波長(zhǎng)梳狀光源，以提高可擴(kuò)展性。穩(wěn)定性、每線(xiàn)功率和成本競(jìng)爭(zhēng)力仍是開(kāi)發(fā)目標(biāo)。

通過(guò)改進(jìn)硅兼容增益介質(zhì)，實(shí)現(xiàn)未來(lái)的單片激光器方法。使用異質(zhì)集成的片上光泵可提供一條過(guò)渡途徑。

調(diào)制器和光電探測(cè)器

高速、緊湊、線(xiàn)性調(diào)制器和探測(cè)器是另一個(gè)值得持續(xù)關(guān)注的焦點(diǎn)：

鈮酸鋰、鈦酸鋇和有機(jī)聚合物等材料的混合集成，實(shí)現(xiàn)了利用波克爾斯效應(yīng)的電光調(diào)制器，避免了基于載流子的限制。制造方面的挑戰(zhàn)依然存在，包括鍵合、極化和穩(wěn)定性。

利用硅鍺改進(jìn)的雪崩光電探測(cè)器（APD），在數(shù)據(jù)通信波長(zhǎng)下提供高響應(yīng)率，同時(shí)克服增益帶寬限制和電壓擊穿的挑戰(zhàn)。

探索電泵和光泵相變材料等新興技術(shù)，以規(guī)避熱效應(yīng)和等離子載流子效應(yīng)的限制。

通過(guò)改進(jìn)硅兼容增益介質(zhì)，實(shí)現(xiàn)未來(lái)的單片激光器方法。使用異質(zhì)集成的片上光幫浦可提供一條過(guò)渡途徑。

光電融合集成

雖然硅基光電子技術(shù)從利用CMOS制造工藝中獲益匪淺，但由于性能折衷的原因，單片光電子集成工藝的影響力有限：

2.5D和3D集成提供了根據(jù)應(yīng)用需求量身定制優(yōu)化邏輯和光子芯片的途徑。2.5D和3D集成提供了結(jié)合優(yōu)化邏輯和光子芯片的途徑，這些芯片是根據(jù)應(yīng)用需求量身定制的。

通過(guò)將數(shù)據(jù)中心通信機(jī)架折疊成室內(nèi)的優(yōu)化模塊，共封裝光學(xué)器件因而獲得了發(fā)展。內(nèi)插件、TSV和微凸塊將實(shí)現(xiàn)與ASIC和加速器的高密度光學(xué)I/O連接。

隨著經(jīng)濟(jì)性和性能要求的發(fā)展，最佳系統(tǒng)級(jí)劃分將決定單片、異質(zhì)和混合集成之間的選擇。

PIC Studio的價(jià)值

逍遙科技的PIC Studio平臺(tái)為原理圖編輯、版圖生成和光電融合和多物理場(chǎng)仿真提供了一個(gè)集成環(huán)境，專(zhuān)為滿(mǎn)足光電子集成芯片設(shè)計(jì)的獨(dú)特需求而量身定制。其實(shí)現(xiàn)下一代硅基光電子技術(shù)的關(guān)鍵增值功能包括：

統(tǒng)一的原理圖驅(qū)動(dòng)布局：PhotoCAD可根據(jù)原理圖自動(dòng)生成物理版圖，保持設(shè)計(jì)意圖并減少實(shí)施迭代。

跨代工廠(chǎng)平臺(tái)的工作流程：PIC Studio集成了多個(gè)硅基光電子代工廠(chǎng)的PDK，也支持新工藝的快速集成。

光電協(xié)同仿真：pSim可對(duì)光電子、電子和射頻組件進(jìn)行鏈路級(jí)協(xié)同仿真。這對(duì)于復(fù)雜系統(tǒng)的預(yù)測(cè)建模很關(guān)鍵。

可靠性驗(yàn)證：PhotoCAD搭配全球最受公認(rèn)標(biāo)準(zhǔn)的Calibre DRC工具可執(zhí)行版圖級(jí)DRC、虛擬填充和對(duì)先進(jìn)設(shè)計(jì)的可制造性至關(guān)重要的可靠性檢查。

光電協(xié)同版圖集成：協(xié)同仿真、多層版圖和自動(dòng)連接簡(jiǎn)化了EPIC 的融合設(shè)計(jì)。

開(kāi)放式可擴(kuò)展架構(gòu)：與通用光電子、電子和射頻電路仿真器的接口增強(qiáng)了多物理場(chǎng)設(shè)計(jì)，同時(shí)支持第三方工具集成。

通過(guò)集成這些關(guān)鍵功能，PIC Studio平臺(tái)可以提高工程設(shè)計(jì)效率，減少實(shí)施障礙，并加快下一代硅基光電子代系統(tǒng)的開(kāi)發(fā)。本白皮書(shū)的其余部分將詳細(xì)闡述PIC Studio 如何實(shí)現(xiàn)這些價(jià)值。

原理圖驅(qū)動(dòng)版圖設(shè)計(jì)

光電子鏈路復(fù)雜性的增加，手動(dòng)實(shí)現(xiàn)版圖變得極為繁瑣且容易出錯(cuò)。PIC Studio的原理圖驅(qū)動(dòng)版圖功能可直接根據(jù)鏈路原理圖自動(dòng)生成器件和連接，保留從抽象到物理層面的設(shè)計(jì)意圖，從而實(shí)現(xiàn)快速設(shè)計(jì)迭代。主要優(yōu)勢(shì)包括：

消除多余的手動(dòng)版圖來(lái)保證將設(shè)計(jì)意圖貫徹到版圖以及流片，從而提高設(shè)計(jì)人員的工作效率。

原理圖與版圖視圖之間的集成更緊密，包括版圖尺寸的反向注釋。

從原理圖到版圖的連接性、拓?fù)浜途W(wǎng)表架構(gòu)的無(wú)縫傳輸。器件參數(shù)化更靈活，無(wú)需手動(dòng)更改版圖。

版圖幾何腳本，實(shí)現(xiàn)高級(jí)鏈路操作和優(yōu)化。

隨著光電子鏈路向超大規(guī)模集成鏈路發(fā)展，這些功能將變得越來(lái)越重要。PIC Studio 的原理圖驅(qū)動(dòng)版圖設(shè)計(jì)簡(jiǎn)化了實(shí)現(xiàn)過(guò)程，同時(shí)保留了設(shè)計(jì)意圖，從而使設(shè)計(jì)人員能夠?qū)Ｗ⒂诟吖δ軐用娴膭?chuàng)新。該工具可自動(dòng)將這些創(chuàng)新轉(zhuǎn)移到版圖中。

多物理場(chǎng)協(xié)同仿真

預(yù)測(cè)系統(tǒng)性能需要模擬跨越器件物理、電氣效應(yīng)和網(wǎng)絡(luò)架構(gòu)的復(fù)雜交互。PIC Studio在pSim中的鏈路級(jí)協(xié)同仿真功能集成了光、電、熱和其他分析，可對(duì)光子系統(tǒng)進(jìn)行精確建模。主要優(yōu)勢(shì)包括：

使用一致性的端口連接將光學(xué)、電子、熱學(xué)和機(jī)械模擬結(jié)合起來(lái)?；旌闲盘?hào)仿真將模擬、射頻和數(shù)字電子技術(shù)與光子技術(shù)結(jié)合在一起。在單一環(huán)境中對(duì)硅光子器件和工藝以及III-V、光電和其他異構(gòu)元件進(jìn)行聯(lián)合仿真。

利用緊湊的解析表達(dá)式、基于表格的模型和外部數(shù)值求解器接口，靈活構(gòu)建仿真模型。

通過(guò)光電器件上的端口實(shí)現(xiàn)電子和光電子的雙向集成。

開(kāi)放式結(jié)構(gòu)，可與通用的電子和光電子仿真器連接，進(jìn)行多工具協(xié)同仿真。

版圖幾何腳本，實(shí)現(xiàn)高級(jí)鏈路操作和優(yōu)化。

這些集成的多物理場(chǎng)仿真對(duì)于優(yōu)化VLSI光電子系統(tǒng)的性能和成本將是不可或缺的，這些系統(tǒng)包括數(shù)千個(gè)動(dòng)態(tài)可調(diào)器件和晶體管級(jí)電子器件。

可靠性驗(yàn)證

光子可能不會(huì)相互作用，但如果沒(méi)有仔細(xì)的驗(yàn)證，制造變異性和環(huán)境敏感性會(huì)對(duì)光電鏈路造成嚴(yán)重破壞。PIC Studio采用了半導(dǎo)體行業(yè)的版圖級(jí)可靠性分析和檢查，包括：

基于網(wǎng)格的設(shè)計(jì)規(guī)則檢查，用于在版圖工藝限制下進(jìn)行可制造性驗(yàn)證。

虛擬填充生成，以改善密度平面度和化學(xué)機(jī)械拋光。

光刻友好性和可靠性的最小特征尺寸等圖案檢查。

變異性感知可靠性驗(yàn)證，以預(yù)測(cè)和提高制造產(chǎn)量。

幾何操作輔助，如CD偏差、平滑和層的操作。

這些功能對(duì)于實(shí)現(xiàn)超大規(guī)模集成光電子系統(tǒng)的批量生產(chǎn)是不可或缺的。PIC Studio提供了經(jīng)代工廠(chǎng)認(rèn)證的平臺(tái)，用于評(píng)估、預(yù)測(cè)和提高前沿設(shè)計(jì)的可制造性。

異質(zhì)工藝支持

雖然硅基光電子技術(shù)從利用CMOS制造基礎(chǔ)設(shè)施中受益，但通過(guò)異質(zhì)材料和混合集成來(lái)增強(qiáng)功能會(huì)帶來(lái)額外的工藝復(fù)雜性。PIC Studio旨在通過(guò)以下方式簡(jiǎn)化這些挑戰(zhàn)：

整合多個(gè)硅基光電子代工廠(chǎng)的PDK，根據(jù)應(yīng)用要求靈活選擇代工廠(chǎng)。簡(jiǎn)化集成電子、光電子和其他供應(yīng)商的附加PDK，構(gòu)建完整的EPIC 工藝設(shè)計(jì)工具包。

多層版圖支持，允許跨材料層和芯片面堆疊幾何圖形。

版圖腳本可構(gòu)建復(fù)雜的三維元件和芯片幾何結(jié)構(gòu)。

協(xié)同仿真，結(jié)合跨材料域的光學(xué)、電氣、熱學(xué)和機(jī)械仿真。

互操作性驗(yàn)證套件，確保與更廣泛的EDA工具流兼容。

PIC Studio的架構(gòu)強(qiáng)調(diào)互操作性、靈活性和可擴(kuò)展性，為異質(zhì)光電子芯片設(shè)計(jì)提供了一個(gè)統(tǒng)一的平臺(tái)，涵蓋了增強(qiáng)硅基光電子功能所需的各種工藝和材料。

光電子-電子電路設(shè)計(jì)集成

異質(zhì)集成可將優(yōu)化的光電子芯片和電子芯片結(jié)合起來(lái)，但要充分挖掘潛力，還需要緊密的協(xié)同設(shè)計(jì)。PIC Studio旨在通過(guò)以下方式促進(jìn)這種融合：

光子、電子和射頻器件從原理圖到物理實(shí)現(xiàn)的統(tǒng)一設(shè)計(jì)流程。

自動(dòng)生成芯片和標(biāo)準(zhǔn)接口之間的連接。

結(jié)合光學(xué)、電氣、熱學(xué)和機(jī)械模擬的協(xié)同仿真和分析。

與領(lǐng)先的電子/射頻電路仿真工具接口，實(shí)現(xiàn)多工具協(xié)同驗(yàn)證。

可靠性驗(yàn)證，檢查可制造性、可變性和兼容性約束。

開(kāi)放式架構(gòu)，允許利用協(xié)同設(shè)計(jì)相互依存關(guān)系編寫(xiě)定制優(yōu)化腳本。

結(jié)論

硅基光電子技術(shù)正在接近一個(gè)拐點(diǎn)，從分立元件和小規(guī)模電路過(guò)渡到以超大規(guī)模集成電路（VLSI）與先進(jìn)計(jì)算和通信系統(tǒng)的電子器件融合為目標(biāo)的時(shí)代。要實(shí)現(xiàn)這一巨大潛力，就必須在材料、器件、設(shè)計(jì)自動(dòng)化、制造工藝、封裝和系統(tǒng)架構(gòu)優(yōu)化等方面進(jìn)行全面創(chuàng)新。正如本白皮書(shū)所述，PIC Studio 平臺(tái)提供了一個(gè)集成環(huán)境，可提高工程師的工作效率，加快下一代硅基光電子系統(tǒng)的開(kāi)發(fā)。通過(guò)將端到端設(shè)計(jì)流程、多物理場(chǎng)協(xié)同仿真、異質(zhì)工藝支持和對(duì)光電子與電子融合的關(guān)注結(jié)合在一起，PIC Studio提供了獨(dú)一無(wú)二的EPDA解決方案，以克服VLSI 集成路線(xiàn)圖上不斷上升的復(fù)雜性障礙。