0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速電路板的疊層建議 完美走線的訣竅

冬至子 ? 來源:李皆寧 ? 作者:LEE ? 2023-09-06 14:23 ? 次閱讀

現(xiàn)在的市面上有著許許多多的自動布線軟件可以選擇,算法也愈發(fā)精準,在部分場合還是可以節(jié)省不少時間的。但是在對信號完整性要求極高的場合,自動布線的算法還是存在著許多缺陷,因此我們必須重視人工走線,每一根線都是經(jīng)過工程師的深思熟慮,合理取舍得出來的結(jié)果,把它們看成是藝術(shù)的線條也不為過。下面我將繼續(xù)通過圖例的方式來和大家深度解讀。

示例1

圖片

PCB板內(nèi)不能出現(xiàn)直角走線,直角走線會導(dǎo)致線路的阻抗不連續(xù),引起信號反射,產(chǎn)生振鈴或過沖,形成強烈的EMI輻射。

示例2

圖片

PCB走線時總線和時鐘線的粗細應(yīng)該保持一致,走線的粗細不均勻同樣會導(dǎo)致線路阻抗不連續(xù),進而引發(fā)EMI輻射。

示例3

圖片

時鐘線的兩側(cè)建議包地線,并且保證每隔3000mil接地一次,保證包地線上每個點的電位相等。

示例4

圖片

時鐘線、總線和射頻線等關(guān)鍵信號線與同層之間的平行走線應(yīng)遵循3W原則,有關(guān)3W原則的介紹,可以翻看我之前寫的一篇文章。總的來說應(yīng)用3W的原則是為了避免同層之間不同信號的串擾。當然,3W原則只能保證70%的電場不互相干擾,要想保證98%的電場隔離度,就必須應(yīng)用到10W的線中心距了。

此外,當電流≥1A的電源所用的貼片保險絲、磁珠、電感和鉭電容等的焊盤應(yīng)不少于兩個過孔接到相對應(yīng)的平面層,目的是為了減小過孔的等效阻抗。如果用到差分信號線,要求同層、等長、平行走線,保持阻抗一致,并且差分線之間沒有其它走線,從而保證差分線間的共模阻抗相等,提高其抗干擾能力。

示例5

圖片

關(guān)鍵信號走線一定不能跨分割區(qū)(包括如過孔、焊盤導(dǎo)致的參考平面間隙),防止信號回路面積的增大。

示例6

圖片

單板上的濾波器(濾波電路)下方不要有其它無關(guān)信號的走線,避免形成的分布電容削弱濾波器的作用效果。

示例7

圖片

濾波器(濾波電路)的輸入輸出信號線不能相互平行、交叉走線,避免濾波前后的信號線直接耦合噪聲。

示例8

圖片

關(guān)鍵信號線距離參考平面邊沿要求≥3H(之前的文章有詳細介紹),為了抑制邊緣輻射效應(yīng)。

示例9

圖片

對于金屬外殼接地的元件,應(yīng)在其投影區(qū)的頂層敷上接地銅皮,通過金屬外殼和接地銅皮間的分布電容來抑制對外輻射與提高抗擾度。

示例10

圖片

在單層板或雙層板中,布線時應(yīng)該時刻注意“回路面積最小化”的設(shè)計,因為信號回路面積越小,環(huán)路對外的輻射就越小,同時提高其抗干擾能力。

示例11

圖片

信號線(特別是關(guān)鍵信號線)換層時,應(yīng)在其換層過孔附近設(shè)計過地孔,這樣可以有效減小信號回路面積,減小輻射和增強抗擾度。

示例12

圖片

之前有講過,濾波電容的應(yīng)先經(jīng)過濾波電容,再到器件管腳,使電源電流先經(jīng)過濾波電容再給IC供電,并且IC反饋給電源的噪聲也會被該濾波電容先濾掉,保證了電源的干凈。

示例13

圖片

如果電源走線過長,應(yīng)每隔3000mil對地加去耦電容,電容取值為10uF+1000pF,可以濾除電源線的噪聲。

示例14

圖片

濾波電容的接地線和接電源線應(yīng)該盡可能的粗、短,可以減小其串聯(lián)電感,而等效串聯(lián)電感會降低電容的諧振頻率,削弱其高頻濾波效果。

把以上的走線原則與傳輸線的理論相結(jié)合起來,即可設(shè)計出一塊性能良好的高速PCB,其中一些細微參數(shù)的調(diào)整則需要大量的經(jīng)驗積累,不同的行業(yè)標準都有著自己的一套經(jīng)驗準則,但萬變不離其宗,掌握好這些理論基礎(chǔ),將來無論去到哪個設(shè)計行業(yè)都能勝任。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鉭電容
    +關(guān)注

    關(guān)注

    7

    文章

    205

    瀏覽量

    36536
  • 電源電流
    +關(guān)注

    關(guān)注

    0

    文章

    37

    瀏覽量

    11024
  • PCB走線
    +關(guān)注

    關(guān)注

    3

    文章

    133

    瀏覽量

    13875
  • EMI設(shè)計
    +關(guān)注

    關(guān)注

    0

    文章

    44

    瀏覽量

    10437
  • 電容濾波器
    +關(guān)注

    關(guān)注

    1

    文章

    20

    瀏覽量

    6020
收藏 人收藏

    評論

    相關(guān)推薦

    印制電路板設(shè)計

    PCB的布線規(guī)則  多層電路板的電磁兼容分析可以基于克?;舴蚨珊头ɡ陔姶鸥袘?yīng)定律。 根據(jù)克?;舴蚨?, 任何時域信號由源到負載的傳輸都必須有一個最低阻抗的路徑。  具有多層的PCB常常用于高速
    發(fā)表于 04-23 17:29

    PCB設(shè)計

    地控制了間的阻抗變化,一般只要不出現(xiàn)嚴重的設(shè)計錯誤,設(shè)計者都能較容易地完成高質(zhì)量的高速電路板設(shè)計。如果
    發(fā)表于 05-17 22:04

    原創(chuàng)|PCB設(shè)計中結(jié)構(gòu)的設(shè)計建議

    PCB設(shè)計中層疊結(jié)構(gòu)的設(shè)計建議:1、PCB方式推薦為Foil法2、盡可能減少PP片和CORE型號及種類在同一層疊中的使用(每層介質(zhì)不超
    發(fā)表于 01-16 11:40

    高速PCB又設(shè)計盡量使用多層電路板

      在高速電路中推薦使用多層電路板。首先,多層電路板分配內(nèi)層專門給電源和地,因此  具有如下優(yōu)點:  · 電源非常穩(wěn)定;  · 電路阻抗大幅
    發(fā)表于 11-23 16:04

    高速電路印刷電路板的可靠性設(shè)計

    設(shè)計以對電路板信號進行阻抗控制。在設(shè)計中需要考慮的最基本內(nèi)容包括電源
    發(fā)表于 11-26 16:54

    仿真小技巧~高速信號如何選擇?

    過多損失掉,因此在布線前期就需要規(guī)劃選擇一個合適的。這里我們通過仿真軟件來對比表層與內(nèi)層
    發(fā)表于 03-09 10:57

    一到八電路板設(shè)計方式

    本帖最后由 張飛電子學院呂布 于 2021-4-12 16:36 編輯 一到八電路板設(shè)計方式 電路板
    發(fā)表于 04-12 16:35

    電路板設(shè)計的相關(guān)資料分享

    電路板設(shè)計是對PCB的整個系統(tǒng)設(shè)計的基礎(chǔ),設(shè)計若有缺陷,將最終影響到整機的EMC性能。
    發(fā)表于 11-12 07:59

    你知道高速設(shè)計原則有哪些嗎

    4x7628pp,滑片2mm厚極限14,1.6mm一般最多12,做14阻抗不易控制高速要求:信號
    發(fā)表于 03-02 06:09

    印刷電路板如何

    印刷電路板用于具體說明電路板層的安排。它詳細指定了哪一是完整的電源和地平面,基板的介
    發(fā)表于 06-11 15:12 ?1205次閱讀
    印刷<b class='flag-5'>電路板</b>如何<b class='flag-5'>疊</b><b class='flag-5'>層</b>

    PCB八方式 阻抗設(shè)計要求

    通常使用下面三種方式 。 第一種方式: 第一
    的頭像 發(fā)表于 12-03 10:33 ?7100次閱讀

    PCB印刷電路板或平面的電阻值估算技巧

    印刷電路板通常都不限于單層,而是以不同的方式堆疊起來。過孔用于不同之間的連接。
    發(fā)表于 02-08 14:50 ?1512次閱讀

    DDR電路與阻抗設(shè)計

    TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用1oZ,厚度為1.6mm。 厚推薦如下圖(上)所示(8
    的頭像 發(fā)表于 08-21 17:16 ?2280次閱讀
    DDR<b class='flag-5'>電路</b>的<b class='flag-5'>疊</b><b class='flag-5'>層</b>與阻抗設(shè)計

    高速PCB又設(shè)計盡量使用多層電路板

    此外,從成本角度考慮,相同面積作成本比較時,雖然多層電路板的成本比單層電路板高,不過如果將電路板小型化、降低噪聲的方便性等其他因素納入考量時,多層電路板與單層
    發(fā)表于 08-28 14:25 ?307次閱讀
    <b class='flag-5'>高速</b>PCB又<b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計盡量使用多層<b class='flag-5'>電路板</b>

    蛇形設(shè)計在電路板布線中的秘密

    一站式PCBA智造廠家今天為大家講講蛇形設(shè)計在電路板布線中有什么用?蛇形設(shè)計在電路板布線
    的頭像 發(fā)表于 08-20 09:18 ?185次閱讀