EMC案例分析：不同接地方案對EFT/B測試的影響

前面我們介紹過《EMC的三大法寶之一：接地》和《EMC的三大法寶之一：接地（二）》，本次我們就不同接地方案對EFT/B測試的影響進(jìn)行舉例分析。

Part 1

現(xiàn)象描述

如下圖所示為某產(chǎn)品的結(jié)構(gòu)圖：

在進(jìn)行電源端口±2kV、信號端口±1kV的EFT/B測試時(shí)，有如下現(xiàn)象：

當(dāng) Ｐ1、P2、P3同時(shí)接地時(shí)， 測試全部Fail。

當(dāng)只有P1接地時(shí)，電源端口的測試Pass，信號電纜1、2 測試Fail。

當(dāng)P1、P2接地，P3不接地時(shí)，電源端口和電纜1測試Pass，線纜2測試 Fail。

當(dāng)P1、P3接地，P2不接地時(shí)，電源端口和電纜2的測試Pass，信號電纜1測試Fail。

從結(jié)果來看，以上接地方式都不能讓測試完全通過。

究竟是什么原因?qū)е碌哪兀坑龅竭@樣的問題，可以從以下方面去分析：

確認(rèn)接地是否良好（線的粗細(xì)、固定或者搭接方式是否合適），系統(tǒng)是單點(diǎn)接地還是多點(diǎn)接地。

找分布電容位置，畫系統(tǒng)等效原理圖，判斷EFT共模電流的流向，從而有針對性的去改善。

Part 2

原因分析

在分析原因之前，我們首先要了解EFT/B（電快速瞬變脈沖群波形）測試的實(shí)質(zhì)和特點(diǎn)。

其主要是模擬電路中的感性負(fù)載（例如開關(guān)電源中的電感、電機(jī)等）斷開時(shí)產(chǎn)生的一連串的脈沖波形，其模擬發(fā)生器原理圖如下圖所示：

其產(chǎn)生的波形如下圖所示：

由上圖可以看出，其單個(gè)脈沖的上升延tr為5ns左右，半寬（歸一化幅值的0.5倍以上的寬度）T在50ns左右。

這樣周期性干擾波形具有豐富的諧波成分，周期性函數(shù)的傅里葉變換可得，其幅最大的諧波的頻率（通常為1次諧波）f=1/πtr，經(jīng)計(jì)算約為60MHz。

在系統(tǒng)中，電源線、信號線、EUT和參考接地板之間都有寄生電容（或者稱為分布電容）的存在，正是因?yàn)橛羞@些等效的電容存在，才會(huì)為EFT/B干擾提供了高頻干擾路徑。

而這些干擾，通常是以共模電流的形式流入到電路中的各個(gè)單元中，進(jìn)而對電路產(chǎn)生未知的影響，其影響設(shè)備的原理圖如下所示：

周期性的連續(xù)干擾脈沖會(huì)在電路中產(chǎn)生累積效應(yīng)，累積到一定程度，超過電路所能夠承受的閾值，就會(huì)對電路產(chǎn)生影響。

基于這個(gè)理論，脈沖的周期越短（電容電還沒有放完就又開始充電，直至達(dá)到最大），對電路的影響越大。

經(jīng)過前面對EFT/B測試實(shí)質(zhì)的分析，我們可以畫出前面產(chǎn)品EFT/B測試的原理圖：

測試時(shí)，EFT干擾脈沖群分別施加在電源端口、信號電纜1和2上，圖中：

C1、C2是產(chǎn)品電源輸入口的Y電容。

C3、C4是信號電纜對參考地的分布電容。

P1、P2、P3分別是三個(gè)接地點(diǎn)。

頂層PCB與底層PCB之間通過排針互聯(lián)。

Z1～ Zn表示信號排針的阻抗。

Zg1表示地排針的阻抗。

Zg2表示 P2、P3之間互連PCB印制板布線的阻抗。

圖中的箭頭代表試驗(yàn)時(shí)共模電流的流向，因此，當(dāng)在EFT/B干擾信號的遠(yuǎn)端進(jìn)行接地（如P3接地）時(shí)，共模電流會(huì)從電流內(nèi)部流過。

當(dāng)共模電流流經(jīng)電路內(nèi)部時(shí)，內(nèi)部電路的阻抗大小就決定了干擾電壓是否會(huì)超過電路中的某些判別閾值（如邏輯電平）。

在本產(chǎn)品中，上下電路互聯(lián)的排針在高頻下的阻抗較大（一般PCB上的接插件，其分布電感有520nH，一個(gè)雙列直插的24引腳的IC插座，會(huì)引入4-8nH的分布電感，有關(guān)分布電容或者分布電感的計(jì)算可以參考《PCB之分布電感&分布電容》）。

三個(gè)接地點(diǎn)之間是通過排針和PCB印制線接在一起的，阻抗較大，所以，需要通過單點(diǎn)接地來減少流過電路內(nèi)部的共模電流，還需要想辦法降低三點(diǎn)之間的阻抗，從而使得共模干擾電壓最小。

我們用萬用表直接測量三點(diǎn)之電阻，發(fā)現(xiàn)地線電阻都是毫歐級別的，那為什么這么小的電阻和共模電流還會(huì)產(chǎn)生足以干擾電路正常運(yùn)行的電壓呢？

那就不得不提電阻和阻抗的區(qū)別。

兩者概念區(qū)別如下：

電阻：指的是在直流狀態(tài)下導(dǎo)體對電流呈現(xiàn)的阻抗。

阻抗：指的是在交流狀態(tài)下導(dǎo)體對電流呈現(xiàn)的阻抗，和頻率有關(guān)，這個(gè)阻抗通常是由導(dǎo)體的等效電感產(chǎn)生的。

任何導(dǎo)體都有電感，而導(dǎo)體的阻抗和頻率成正相關(guān)，當(dāng)頻率較高時(shí)，其阻抗遠(yuǎn)遠(yuǎn)大于其直流電阻。下面這個(gè)表格對比一目了然：

由表格可以看出：

對于1m長的線纜，它在10Hz的阻抗和在10MHz時(shí)的阻抗，相差1000倍甚至10萬倍，因此，對于高頻的電流流過地線時(shí)，其壓降也會(huì)很大。

增加導(dǎo)線的直徑可以有效地減小直流電阻，但是減小交流阻抗的作用有限。為了減少交流阻抗，在電路設(shè)計(jì)時(shí)，通常會(huì)采取平面的形式來布置，就像PCB中的完整的地平面。

像前文《EMC案例分析——連接器金屬外殼搭接不良對靜電放電抗擾度的影響》中介紹過的完整的、無過孔的地平面上任何兩點(diǎn)間在100MHz的頻率下， 阻抗可以認(rèn)為是 ３ｍΩ。

在這種地平面下，TTL電路可以承受600A的脈沖電流（此時(shí)的壓降為1.8V），受EFT/B發(fā)生器50Ω內(nèi)阻的限值，其在4kV以下的最大電流只有80A。

在實(shí)際的電路中，地平面上不可避免會(huì)有過孔或者縫隙，如下圖所示：

每1cm長的縫隙的等效電感為10nH，那么當(dāng)80A的電流流過時(shí)，產(chǎn)生的壓降為：

U=LdI/dt=160A

式中：

L為縫隙等效電感。

dI為EFT/B產(chǎn)生的電流，此處假設(shè)為80A。

dt為EFT/B脈沖電流上升沿，此處假設(shè)為5ns。

這個(gè)壓降對普通的數(shù)字電路是非常危險(xiǎn)的，這就需要通過接地、濾波、添加金屬平面等多種組合方式來解決干擾問題了。

可見，完整的地面對提高產(chǎn)品抗干擾能力非常重要，尤其對于不接地的設(shè)備來說，完整的地平面顯得尤為重要。

Part 3

處理措施

通過前面的分析，我們可以通過下面的方法來解決EFT/B干擾問題：

將多點(diǎn)接地改為單點(diǎn)接地，即P1接大地（PE），P2、P3僅接信號電纜的屏蔽層。

用一塊長寬比小于3的金屬片（可以認(rèn)為阻抗比較低）將P1、P2、P3連接在一起。

經(jīng)過以上整改之后，測試通過。

Part 4

思考和啟示

經(jīng)過上面的分析，我們可以得到如下啟示：

在高頻，多點(diǎn)接地時(shí)的各個(gè)接地點(diǎn)之間的導(dǎo)體連接部分長寬比要保證小于５ （長寬比小于３更好）。

EFT/B干擾源的遠(yuǎn)端一定不要接地，這會(huì)導(dǎo)致共模電流流過電路中的地平面，從而在地平面上產(chǎn)品壓降。

保持地平面的完整性，不但對EMS有很重要的作用，對EMI同樣很重要。

有關(guān)接地，要注意以下幾個(gè)方面：

對于高頻元件的布局要格外小心，保證其電流環(huán)路面積最小。

PCB或者系統(tǒng)分區(qū)布局，高頻噪聲電路和低頻電路分開。

PCB設(shè)計(jì)或者系統(tǒng)設(shè)計(jì)時(shí)，要保證干擾電流不會(huì)通過公共接地回路影響其它電路。

選擇接地點(diǎn)時(shí)，要保證環(huán)路電流、接地阻抗及電路的轉(zhuǎn)移阻抗最小。

在進(jìn)行噪聲分析時(shí)，可以將流過接地系統(tǒng)的電流看成是噪聲的源頭。

對于非常敏感的電路，要保證將其連接在一個(gè)穩(wěn)定的參考接地平面，并保證接地平面阻抗盡量小。

審核編輯：湯梓紅