0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

scan測(cè)試的基本原理 scan測(cè)試的基本過(guò)程

冬至子 ? 來(lái)源:芯爵ChipLord ? 作者:功燁 ? 2023-09-15 10:10 ? 次閱讀
  • 首先介紹scan測(cè)試的基本原理。

scan測(cè)試中兩個(gè)最基本概念:

  1. 可控性(control)
  2. 可觀測(cè)性(observe)

scan設(shè)計(jì)的兩個(gè)基本流程:

  1. 把普通寄存器替換成可掃描的寄存器
  2. 把可掃描的寄存器連成掃描鏈

如下圖所示:左邊是普通寄存器,右邊是可掃描寄存器,D端前面加一個(gè)二選一的MUX,選擇端是scan_enable,為1時(shí)選擇SI端,為0時(shí)選擇D端。

圖片

如下圖所示:把所有可掃描寄存器首尾連接在一起,就構(gòu)成了掃描鏈。注意,增加了三個(gè)端口,分別是SI(scan out),SO(scan out)和SE(scan enable)。

圖片

綜上所述:scan就是把普通寄存器替換成可掃描的寄存器,目的是創(chuàng)建control和observation點(diǎn),然后把所有的可掃描寄存器連接在一起串成掃描鏈(scan chain),利用掃描鏈,工具自動(dòng)產(chǎn)生測(cè)試patterns,讓寄存器處于一個(gè)特定的值(control),然后將期望的值移出來(lái)進(jìn)行對(duì)比(observe),來(lái)判斷芯片是否有缺陷。

  • 接下來(lái)介紹scan測(cè)試的基本過(guò)程。

scan測(cè)試可以大概分為如下四個(gè)步驟:

  1. Test setup
    1. 初始化過(guò)程,讓芯片進(jìn)入scan test模式,可以由端口控制,也可以由內(nèi)部寄存器控制。
  2. Shift---load/unload
    1. 串行shift in確定值到scan chain的寄存器上,然后把測(cè)試結(jié)果shift out進(jìn)行對(duì)比。
  3. Capture
    1. scan_enable拉低,從輸入端口force確定值,從輸出端口measure輸出值,然后puluse capture clock。
  4. Repeat load/unload---shift/capture until test is done
    1. 重復(fù)shift和capture過(guò)程,直到測(cè)試結(jié)束。

scan測(cè)試具體分析包含如下5個(gè)events:

  1. Load scan chain(many cycles)
  2. Force primary inputs(PI)
  3. Measure primary outputs(PO)
  4. Pulse capture clock
  5. Unload values from scan cells

如下圖所示:步驟2,3,4就是capture過(guò)程。

圖片

  • 最后再介紹scan測(cè)試的具體細(xì)節(jié)。

主要具體介紹如下四個(gè)步驟:

  1. LOAD
  2. FORCE PI
  3. MEASURE PO
  4. PULUSE CAPTURE CLOCK

LOAD過(guò)程分為如下4步:

  1. Force SE to "1"(scan enable)
  2. Force SI(scan chain input pin)
  3. Pulse shift clock
  4. Repeat steps 2 and 3 until all scan cells are loaded

如下圖所示:SE拉高后,經(jīng)過(guò)三次shift過(guò)程,三個(gè)掃描寄存器分別處于確定值011(從左到右)狀態(tài)

圖片

圖片

圖片

然后SE拉低,電路處于function模式,從PI端口A和B force兩個(gè)確定值11,同時(shí)三個(gè)寄存器的輸出端的值011傳遞到組合邏輯輸入端,經(jīng)過(guò)一段時(shí)間從PO端口measure確定值1。

圖片

圖片

最后新的一組patterns(101),串行shift in,同時(shí)內(nèi)部電路的確定值(111),串行shift out進(jìn)行對(duì)比。

圖片

以上即為scan測(cè)試的基本原理和過(guò)程。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5253

    瀏覽量

    119206
  • Mux
    Mux
    +關(guān)注

    關(guān)注

    0

    文章

    38

    瀏覽量

    23308
  • Scan
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    3509
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    幫你理解DFT中的scan technology

    前面一期的公眾號(hào)文章“讓你徹底理解DFT”幫助大家理解了DFT所解決的問(wèn)題。一句話來(lái)概括之就是:借助特定的輔助性設(shè)計(jì),產(chǎn)生高效率的結(jié)構(gòu)性測(cè)試向量以檢測(cè)生產(chǎn)制造過(guò)程中引入芯片中的各種物理缺陷。Scan
    發(fā)表于 06-14 14:20

    IC測(cè)試基本原理是什么?

    IC測(cè)試基本原理是什么?ATE測(cè)試向量是什么?
    發(fā)表于 05-07 06:43

    IC測(cè)試基本原理是什么?

    本文詳細(xì)介紹了芯片開(kāi)發(fā)和生產(chǎn)過(guò)程中的IC測(cè)試基本原理。
    發(fā)表于 05-08 07:33

    JTAG的基本原理測(cè)試總結(jié)

    、JTAGJTAG的基本原理是在器件內(nèi)部定義一個(gè)TAP(測(cè)試訪問(wèn)口),通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。除了TAP之外,混合IC還包含移位寄存器和狀態(tài)機(jī),該狀態(tài)機(jī)被稱為TA
    發(fā)表于 02-17 08:00

    ARM JTAG調(diào)試的基本原理

    JTAG調(diào)試原理(推薦):這篇文章主要介紹ARM JTAG調(diào)試的基本原理?;镜膬?nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹,在此基礎(chǔ)上,結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG調(diào)試原
    發(fā)表于 05-27 10:44 ?150次下載

    SCAN921260,pdf datasheet (X6 1

    The SCAN921260 integrates six deserializer devices into asingle chip. The SCAN921260 can
    發(fā)表于 10-13 10:01 ?24次下載

    電阻測(cè)試儀的基本原理和選購(gòu)

    電阻測(cè)試儀的基本原理和選購(gòu) 一、耐電壓測(cè)試儀耐電壓測(cè)試儀又叫電氣絕緣強(qiáng)度試驗(yàn)儀或叫介質(zhì)強(qiáng)度測(cè)試儀。將一規(guī)定交流或直流高壓
    發(fā)表于 10-08 08:00 ?1438次閱讀

    芯片開(kāi)發(fā)和生產(chǎn)中的IC測(cè)試基本原理

      1 引言   本文主要討論芯片開(kāi)發(fā)和生產(chǎn)過(guò)程中的IC測(cè)試基本原理,內(nèi)容覆蓋了基本的測(cè)試原理,影響測(cè)試決策的基本因素以及IC
    發(fā)表于 09-02 11:19 ?3785次閱讀

    LDO的基本原理測(cè)試

    針對(duì)LDO的基本原理進(jìn)行闡述,以及測(cè)試設(shè)計(jì)
    發(fā)表于 11-01 17:39 ?148次下載
    LDO的<b class='flag-5'>基本原理</b>與<b class='flag-5'>測(cè)試</b>

    LDO的基本原理測(cè)試.doc

    LDO的基本原理測(cè)試,個(gè)人收集整理了很久的資料,大家根據(jù)自己情況,有選擇性的下載吧~
    發(fā)表于 10-28 10:23 ?45次下載

    一文讀懂DC/AC SCAN測(cè)試技術(shù)

    使用Testcompress 實(shí)現(xiàn)EDT壓縮scan chain 4 使用Testcompress 產(chǎn)生測(cè)試DC/ACpattern,同時(shí)產(chǎn)生測(cè)試驗(yàn)證的Testbench
    發(fā)表于 10-26 16:01 ?3.6w次閱讀
    一文讀懂DC/AC <b class='flag-5'>SCAN</b><b class='flag-5'>測(cè)試</b>技術(shù)

    arp-scan ARP查詢工具

    arp-scan.zip
    發(fā)表于 05-05 09:51 ?6次下載
    arp-<b class='flag-5'>scan</b> ARP查詢工具

    雙脈沖測(cè)試基礎(chǔ)系列:基本原理和應(yīng)用

    雙脈沖是分析功率開(kāi)關(guān)器件動(dòng)態(tài)特性的基礎(chǔ)實(shí)驗(yàn)方法,貫穿器件的研發(fā),應(yīng)用和驅(qū)動(dòng)保護(hù)電路的設(shè)計(jì)。合理采用雙脈沖測(cè)試平臺(tái),你可以在系統(tǒng)設(shè)計(jì)中從容的調(diào)試驅(qū)動(dòng)電路,優(yōu)化動(dòng)態(tài)過(guò)程,驗(yàn)證短路保護(hù)。 雙脈沖測(cè)試基礎(chǔ)系列文章包括
    的頭像 發(fā)表于 08-01 09:08 ?1.3w次閱讀
    雙脈沖<b class='flag-5'>測(cè)試</b>基礎(chǔ)系列:<b class='flag-5'>基本原理</b>和應(yīng)用

    芯片設(shè)計(jì)測(cè)試scan和bist的區(qū)別

    Scan stitching 是把上一步中得到的Scan DFF的Q和SI連接在一起形成scan chain。在芯片的頂層有全局的SE信號(hào),以及scan chain的輸入輸出信號(hào):SI
    發(fā)表于 10-09 16:53 ?3461次閱讀
    芯片設(shè)計(jì)<b class='flag-5'>測(cè)試</b>中<b class='flag-5'>scan</b>和bist的區(qū)別

    IC芯片測(cè)試基本原理是什么?

    IC芯片測(cè)試基本原理是什么? IC芯片測(cè)試是指對(duì)集成電路芯片進(jìn)行功能、可靠性等方面的驗(yàn)證和測(cè)試,以確保其正常工作和達(dá)到設(shè)計(jì)要求。IC芯片測(cè)試
    的頭像 發(fā)表于 11-09 09:18 ?1794次閱讀