多核SoC的系統(tǒng)結(jié)構(gòu)設計

一直以來，一個通用處理器加上硬件邏輯是SoC設計的主流結(jié)構(gòu)。

在一些需要大量數(shù)據(jù)處理的應用中，這樣的結(jié)構(gòu)并不能滿足要求。

實際上，由于不同的任務可在很大的程度上互相獨立運行，如音頻和視頻處理及網(wǎng)絡協(xié)議處理等，可以將具有內(nèi)在執(zhí)行并行性的復雜任務分解為一系列緊密聯(lián)系的子任務，并行實現(xiàn)。

多核SoC（Multicore SoC）或多處理器結(jié)構(gòu)的SoC（MPSoC，Multiprocessor SoC）可以完成這樣一個復雜任務分解到多個內(nèi)核中去執(zhí)行的任務。

由于不同的內(nèi)核可以執(zhí)行不同的子任務，多核結(jié)構(gòu)在一個周期內(nèi)可以執(zhí)行多個指令。同樣的任務使用這種并行處理與使用單個處理資源串行處理的情況相比，整個系統(tǒng)應用的性能有了很大的改進。

另外，多核結(jié)構(gòu)的設計可以復用現(xiàn)有的成熟單核處理器作為處理器核心，從而可縮短設計和驗證周期，節(jié)省研發(fā)成本，符合SoC設計的基本思路。多核結(jié)構(gòu)是未來SoC發(fā)展的一個趨勢。

現(xiàn)在很多產(chǎn)品都是以Arm作為一個主核，以及幾個附加的核，同時使用RISCV來實現(xiàn)很多定制化的小核。

1 可用的并發(fā)性

數(shù)字電子產(chǎn)品的進步取決于芯片或系統(tǒng)設計師使用許多并行的晶體管來高效地實現(xiàn)系統(tǒng)功能的能力。設計師可以利用許多不同級別的并發(fā)性，通常這些級別的并發(fā)性可歸納為3種：

?指令級并行性、

?數(shù)據(jù)級并行性

?任務級并行性。

指令級并行性（ILP，Instruction Level Parallelism）利用指令之間的無關性，使得多條指令可以同時執(zhí)行，改變傳統(tǒng)串行執(zhí)行指令造成的較大延時，提高指令和程序的執(zhí)行效率。

最常見的指令并行是利用指令流水線保證多條相互無關的指令重疊執(zhí)行不同的指令流水階段，從而提高指令執(zhí)行的吞吐率。

為了進一步發(fā)掘指令級并行性，超長指令字（VLIW，Very Long Instruction Word）和超標量（Superscalar）技術應運而生。這兩類技術都是在處理器的體系結(jié)構(gòu)中加入冗余的計算部件，從而允許無關指令充分利用這些計算部件，達到多操作并行執(zhí)行的效果。

數(shù)據(jù)級并行性（DLP，Data Level Parallelism）是指，一組待處理的數(shù)據(jù)內(nèi)部存在較為松散的依賴關系，在理論上可以對這些松散數(shù)據(jù)并行執(zhí)行。處理器的單指令多數(shù)據(jù)（SIMD）并行操作結(jié)構(gòu)即利用無關數(shù)據(jù)的天然并行性，同時完成對多個數(shù)據(jù)的同一操作，以達到并行處理的目的。

由于系統(tǒng)往往需要完成多種功能，而這些功能可以獨立于系統(tǒng)中的其他功能，這樣就引入了任務級并行（TLP，Task Level Parallelism）的概念。例如，手機系統(tǒng)中的用戶界面、視頻處理、音頻處理、無線信道處理等功能相互獨立，可以成為并行處理的任務。任務級并行性可以從原本的一個串行任務中提取出來。通用的提取方法并不存在，但合適的工具和功能塊能幫助發(fā)現(xiàn)隱藏的任務并行性。與前兩類并行性相比，任務級并行性對于結(jié)構(gòu)設計師更為重要。

2 多核SoC設計中的系統(tǒng)結(jié)構(gòu)選擇

對于一個多核SoC的系統(tǒng)結(jié)構(gòu)設計，需要重點考慮對處理器的選型、處理器間的互連結(jié)構(gòu)及存儲器的共享方式等方面，而這些選擇可以通過對以下幾個主要問題的考慮來決定。

1.處理器與存儲器結(jié)構(gòu)

多核結(jié)構(gòu)可以根據(jù)處理器核的特性分為同構(gòu)多核結(jié)構(gòu)和異構(gòu)多核結(jié)構(gòu)。

在同構(gòu)多核結(jié)構(gòu)中，一個芯片上集成了多個相同的處理器，這些處理器執(zhí)行相同或類似的任務。這樣的設計在一些多線程并行度的領域（如服務器市場中）有廣泛應用。

而對于一些特定的任務（如多媒體應用）中，專用硬件在性能和功耗方面會比通用處理器更有優(yōu)勢。因此，發(fā)展出異構(gòu)多核結(jié)構(gòu)，即處理器中只有一個或數(shù)個通用核心承擔任務指派功能，而諸如協(xié)處理器、加速器和外設等功能都可以由專門的硬件核心如DSP來完成，由此實現(xiàn)處理器執(zhí)行效率和最終性能的最大化。

相對于同構(gòu)多核結(jié)構(gòu)來說，異構(gòu)多核處理器結(jié)構(gòu)的設計更加困難，而且這種結(jié)構(gòu)是針對某一領域做出優(yōu)化，設計另一任務需要重新設計。

多核SoC中的存儲層次結(jié)構(gòu)對系統(tǒng)性能影響同樣關鍵，因為大部分嵌入式應用程序是數(shù)據(jù)密集型的。

存儲器結(jié)構(gòu)的區(qū)別主要在于選擇

?何種存儲器組織結(jié)構(gòu)（分布式共享存儲器還是集中式共享存儲器），

?存儲器和處理器的互連網(wǎng)絡類型、

?存儲器參數(shù)（緩存大小、存儲器類型、存儲器塊的顆粒數(shù)量、存儲器顆粒的大?。?，

?以及如何提高存儲器帶寬。

2.核間通信與Cache的結(jié)構(gòu)

多核處理器的各個核心執(zhí)行的程序之間需要進行數(shù)據(jù)共享與同步，因此其硬件結(jié)構(gòu)必須支持核間通信。

（后面聊聊核間通信的原理）

高效的通信機制是保證多核處理器高性能的關鍵。

在多核處理器的設計中，核間的通信可以是基于共享Cache的結(jié)構(gòu)。

在這種結(jié)構(gòu)中，每個處理器內(nèi)核擁有共享的二級或三級Cache。Cache中保存比較常用的數(shù)據(jù)，并通過連接核心的總線進行通信。

這種系統(tǒng)的優(yōu)點是結(jié)構(gòu)簡單，而且通信速度比較高。

因此，在Cache的設計中，除了Cache自身的體系結(jié)構(gòu)外，多級Cache的一致性問題也是設計中需要解決的問題。

核間通信也可以通過一種基于片上的互連結(jié)構(gòu)?；谄匣ミB的結(jié)構(gòu)是指每個處理器核具有獨立的處理單元和Cache，各個處理器核通過總線連接在一起，利用消息傳遞機制進行通信。

目前主要的總線互連方式按結(jié)構(gòu)分有：

?雙向FIFO總線結(jié)構(gòu)（BFBA，Bi-FIFO Bus Architecture）、

?全局總線I結(jié)構(gòu)（GBIA，Global Bus I Architecture）、

?全局總線II結(jié)構(gòu)（GBIIA，Global Bus II Architecture）、

?交叉開關總線結(jié)構(gòu)（CSBA，Crossbar Switch Bus Architecture）等。

這種結(jié)構(gòu)的優(yōu)點是可擴展性好，數(shù)據(jù)帶寬有保證；

缺點是硬件結(jié)構(gòu)復雜，且需要對軟件進行較大改動。

總之，一個有效的互連結(jié)構(gòu)對于多核處理器間的通信、處理器與外設的通信，以及存儲器與處理器、存儲器與外設的通信是很重要的。在設計核間通信時需要考慮通信速度、可擴展性及設計的復雜度等。

3.操作系統(tǒng)的設計

首先，操作系統(tǒng)的設計需要考慮多核帶來的變化。

優(yōu)化操作系統(tǒng)任務調(diào)度算法是保證多核SoC效率的關鍵。任務調(diào)度要考慮多個任務如何分配到處理器資源上去，以盡量提高資源的利用率，實現(xiàn)多個處理器之間的動態(tài)負載平衡。

其次，多核的中斷處理和單核有很大不同。當多核的各處理器之間需要通過中斷方式進行通信時，除處理器的本地中斷控制器外，還需要增加仲裁各處理器核之間中斷分配的全局中斷控制器。另外，多核處理器是一個多任務系統(tǒng)。由于不同任務會對共享資源產(chǎn)生競爭，因此需要系統(tǒng)提供同步與互斥機制，而傳統(tǒng)的用于單核的解決機制并不能滿足多核的要求。

4.提高并行性

多核處理器要發(fā)揮多核的性能需要提高程序的并行度，單線程程序無法發(fā)揮多核處理器的優(yōu)勢。

通過編譯優(yōu)化的方法可以把單線程的代碼編譯成多線程的形式。

編譯技術的好壞對一個程序的執(zhí)行速度影響巨大。

總之，提高程序的并行性是發(fā)揮多核性能的重要一步，而通過編譯技術的支持來發(fā)揮單芯片多處理器的高性能是非常重要的途徑。

當處理器的內(nèi)核數(shù)量上升時，一方面如果設計不合理，有可能會出現(xiàn)性能反而下降的問題；

另一方面功能強大的內(nèi)核其結(jié)構(gòu)必然復雜，功耗也難以控制。

軟件開發(fā)環(huán)境和集成開發(fā)環(huán)境也是多核SoC設計的挑戰(zhàn)之一。通常需要花費大量的時間來開發(fā)這些工具。

這里不得不感慨Linux的偉大了，感興趣的可以在我主頁搜索一下多核啟動有驚喜哦。

3 多核SoC的性能評價

在設計多核SoC時，開發(fā)人員會希望預估他們所使用的核的數(shù)量與能夠?qū)崿F(xiàn)的性能提升量有多少，以此作為優(yōu)化的依據(jù)。加速比（Speedup）是衡量多核SoC性能和并行化效果的一個重要指標。

加速比是指同一計算任務分別在單處理器系統(tǒng)和多核處理器系統(tǒng)中運行消耗的時間的比值。值得注意的是，加速比往往并不與處理器的數(shù)目成正比。

加速比的提升主要基于計算機體系結(jié)構(gòu)設計中的一個重要原則：加快經(jīng)常性事件的速度，即經(jīng)常性事件的處理速度加快能明顯提高整個系統(tǒng)的性能。對于多核SoC而言，其加速比與可并行任務占總?cè)蝿盏谋壤嘘P，基于這一前提，當前主要使用兩種多核SoC加速比計算模型來對其性能進行評估，即阿姆達定律（Amdahl’s Law）和古斯塔夫森定律（Gustafson’s Law）。

?阿姆達定律是在任務一定的前提下的加速比計算模型。

?古斯塔夫森定律是在時間一定的前提下的加速比計算模型。

值得指出的是近幾年來研究人員針對不同的應用領域，在阿姆達定律和古斯塔夫森定律的計算模型上進行了多方面的拓展，如考慮通信、同步和其他線程管理的開銷，以及引入功耗模型等，使其更具有實用意義。

與加速比相關的另一個指標是效率（Efficiency）。正如加速比是衡量并行執(zhí)行比串行執(zhí)行快多少的指標，效率表示的是軟件對系統(tǒng)計算資源的利用程度。并行執(zhí)行的效率的計算公式為加速比除以使用的核的數(shù)量，用百分數(shù)表示。例如，加速比為53X，使用64個核，那么效率就等于82%（53/64=0.828）。這意味著，在應用執(zhí)行過程中，平均每個核大約有17%的時間處于閑置狀態(tài)。

1.阿姆達定律

阿姆達定律是并行計算領域廣泛使用的加速比計算模型。

假設某計算任務中可并行執(zhí)行部分的比例為f；

多核SoC的處理器數(shù)量為n，即多核SoC對并行計算任務性能提升倍數(shù)為n。

串行計算任務將由其中一個核完成，運行時間不發(fā)生變化，而并行任務將由多核完成，則該計算任務經(jīng)過并行部件優(yōu)化后的整體加速比為：

在這里插入圖片描述

由于假定計算任務的規(guī)模在使用多核SoC平臺后并不會產(chǎn)生變化（Fixed-size），當處理器數(shù)量趨于無窮大時，加速比將趨于1/(1-f)，即多核SoC平臺對計算性能的提升存在理論上界。

而多核SoC平臺往往針對更大的計算問題設計，因此計算規(guī)模應該隨著計算能力的提高具有較強的可擴展性（Scalarbility）。下面通過一個例子來說明阿姆達定律的應用。

[例1] 假設在一個單核SoC平臺之上，某一計算任務中可并行化部分的執(zhí)行時間占據(jù)整個任務執(zhí)行時間的40%，若將此單核SoC平臺擴展為擁有10個處理器的多核SoC，則采用該加速措施后整個系統(tǒng)的性能提高了多少？

由題意可知：f=0.4，n=10。根據(jù)阿姆達定律，Speedup=1/(0.6+0.4/10)=1.56

由此可見，多核SoC所帶來的性能的提升，往往在很大程度上取決于可并行部分所占的比例。

2.古斯塔夫森定律

對于大量實際應用尤其是嵌入式實時應用，計算規(guī)模的擴展往往會受到計算任務執(zhí)行時間的嚴格限制。

因此，古斯塔夫森定律討論一種固定時間（Fixed-time）的加速比計算模型。它考慮了數(shù)據(jù)大小與核的數(shù)量成比例的增加，并假設大數(shù)據(jù)集能夠以并行方式執(zhí)行。改變前后的系統(tǒng)具有相同的運行時間。這樣就可以計算出應用加速比的上限為：

Speedup=(1-f)+nf

與阿姆達爾定律公式相同，式中，n代表核心數(shù)量。為簡化表述，對于指定的數(shù)據(jù)集大小，f代表并行應用中的可并行執(zhí)行部分的時間百分數(shù)。例如，如果在32個核心上99%的執(zhí)行時間用于可并行部分執(zhí)行。對于同一數(shù)據(jù)集，與基于單個核心和單個線程運行環(huán)境相比，多核SoC環(huán)境下應用運行的加速比為：

Speedup=(1-0.99)+32(0.99)=31.69

古斯塔夫森定律表明固定執(zhí)行時間的多核SoC性能加速比是處理器數(shù)量的線性函數(shù)，也就是說隨著處理器數(shù)量的增加，其所能處理的任務量也隨之增加，解決了阿姆達定律中對于假設任務量不變的不合理性。因此，在古斯塔夫森定律中隨著處理器數(shù)量的增加，其性能也會隨之提升，從而具有可擴展的特性。同時古斯塔夫森定律也表明構(gòu)建大規(guī)模的多核并行SoC可以使嵌入式應用得到更大的性能收益。

4 幾種典型的多核SoC系統(tǒng)結(jié)構(gòu)

1.片上網(wǎng)絡

隨著同一芯片內(nèi)部集成的處理器數(shù)量不斷增加，利用傳統(tǒng)的基于總線的互連結(jié)構(gòu)已成為多核間通信的主要瓶頸。研究人員普遍認為，片上網(wǎng)絡（Noc，Network on Chip）結(jié)構(gòu)會成為多核SoC核間通信問題的最終結(jié)構(gòu)解決方案。

特別是隨著集成電路工藝水平的不斷提高，芯片面積不斷減小，NoC結(jié)構(gòu)在未來多核SoC中將顯得更為重要。對在基于NoC的SoC中，處理器核之間依靠網(wǎng)絡和數(shù)據(jù)包交換機制，在一條由其他處理器或IP核構(gòu)成的連接或路由上完成數(shù)據(jù)的交互。

NoC大量借鑒了計算機網(wǎng)絡中的理論和概念，因此會著重考慮通信延時和吞吐率等問題。但作為多核SoC的互連結(jié)構(gòu)，NoC在設計過程中還需要考慮路由和鏈路通信對于系統(tǒng)功耗和芯片面積產(chǎn)生的重大影響。

由于較好地解決了傳統(tǒng)的基于總線的SoC多核系統(tǒng)在總線結(jié)構(gòu)設計上所面臨的帶寬和復雜邏輯協(xié)議的問題，NoC體系結(jié)構(gòu)可以廣泛應用于多媒體處理和無線通信等計算密集型應用領域。

典型的NoC系統(tǒng)結(jié)構(gòu)的如圖4-10所示。NoC包括計算和通信兩個子系統(tǒng)，計算子系統(tǒng)（PE，Processing Element）構(gòu)成的子系統(tǒng)，完成廣義的“計算”任務，PE既可以是處理器也可以是各種專用功能的IP核或存儲器陣列等。

通信子系統(tǒng)（S，Switch）組成的子系統(tǒng)，負責連接PE，實現(xiàn)計算資源之間的高速通信。通信節(jié)點及其間的互連線所構(gòu)成的網(wǎng)絡被稱為片上通信網(wǎng)絡（OCN，On-Chip Network），它借鑒了分布式計算系統(tǒng)的通信方式，用路由和分組交換技術替代傳統(tǒng)的片上總線來完成通信任務。

在這里插入圖片描述

2.可重構(gòu)SoC

可重構(gòu)SoC是一種兼顧軟件硬件實現(xiàn)特點的SoC系統(tǒng)結(jié)構(gòu)。與基于通用微處理器軟件的SoC實現(xiàn)相比，可重構(gòu)SoC可以獲得更高的性能。

而與基于ASIC的專用硬件SoC實現(xiàn)方案相比，可重構(gòu)SoC又可以保證更高的靈活性，以滿足用戶復雜多變的需求。

圖4-11所示為一種可重構(gòu)SoC的典型系統(tǒng)結(jié)構(gòu)?？芍貥?gòu)SoC主要由可重構(gòu)邏輯陣列和通用處理器組成。通用處理器負責處理重構(gòu)配置、數(shù)據(jù)流控制和存儲器訪問等串行控制操作；

而可重構(gòu)邏輯陣列通常是由一系列可重構(gòu)的處理單元（PE，Processing Element）、可編程的互連網(wǎng)絡及可重構(gòu)陣列與SoC中其他設備進行互連的接口組成，負責處理計算密集型任務，以提升可重構(gòu)SoC的計算性能。

這樣，可重構(gòu)處理單元可根據(jù)應用的需求，利用可編程互連網(wǎng)絡進行動態(tài)配置，從而對可重構(gòu)處理單元進行重新組合，構(gòu)成滿足需求的計算系統(tǒng)。

在可重構(gòu)SoC中，通用處理器的編譯器是經(jīng)過特殊優(yōu)化的，可根據(jù)應用的數(shù)據(jù)流生成由可重構(gòu)指令組成的配置文件，配置文件將被加載到配置存儲器中，以完成對可重構(gòu)陣列得的重構(gòu)。

在這里插入圖片描述

按照重構(gòu)的方式，可重構(gòu)SoC可以分為靜態(tài)可重構(gòu)和動態(tài)可重構(gòu)兩類。假如重構(gòu)的過程必須在中斷程序執(zhí)行的前提下運行，則稱為“靜態(tài)可重構(gòu)”；假如裝載配置文件的過程可以與程序執(zhí)行同時進行，即在改變電路功能的同時，仍然保證電路的動態(tài)運行，則稱為“動態(tài)可重構(gòu)”。

動態(tài)可重構(gòu)又可進一步分為全局可重構(gòu)和局部可重構(gòu)。全局可重構(gòu)是指在配置過程中，計算的中間結(jié)果必須取出存放在額外的存儲區(qū)，直到新的配置功能全部下載完為止，重構(gòu)前后電路相互獨立，沒有關聯(lián)。局部可重構(gòu)是指對可重構(gòu)陣列的局部重新配置，與此同時，其余局部的工作狀態(tài)不受影響。

局部可重構(gòu)可以減小重構(gòu)的范圍和單元數(shù)目，大大縮短重構(gòu)時間，將是未來可重構(gòu)SoC所采取的主要工作模式。

可重構(gòu)SoC利用可重構(gòu)計算陣列對計算密集型任務進行處理，保證SoC具有較高的處理性能。同時可重構(gòu)SoC又可以根據(jù)應用需求的變化對算陣列進行運行時動態(tài)重構(gòu)，以保證系統(tǒng)的靈活性。

由于可重構(gòu)SoC將軟硬件實現(xiàn)的優(yōu)點進行了有效的結(jié)合，近年來已經(jīng)成為嵌入式領域的新興體系結(jié)構(gòu)。

3.TI的開放式多媒體應用平臺（OMAP）架構(gòu)

在異構(gòu)多核處理器方面，RISC通用處理器和DSP的結(jié)構(gòu)受到了業(yè)界的廣泛關注，產(chǎn)品以TI的OMAP最具代表性。OMAP結(jié)構(gòu)是TI公司針對移動通信及多媒體嵌入應用系統(tǒng)開發(fā)的多核SoC，如圖4-12所示。

它采用一種雙核結(jié)構(gòu)，把TI的高性能低功耗DSP核與控制性能強的ARM微處理器結(jié)合起來。此外，芯片中還包括圖像、圖形的加速器及一些輸入輸出接口。在芯片中，利用低功耗的ARM處理器實現(xiàn)接口和控制方面的需要，而DSP用來增加芯片對音視頻應用中的信號處理能力。

在這里插入圖片描述

由于OMAP獨特的結(jié)構(gòu)，其芯片運算處理能力強、功耗低，在移動通信和多媒體信號處理方面獲得較大的應用。此外，OMAP的開放式軟件結(jié)構(gòu)可保持雙內(nèi)核硬件對用戶的透明度，以便于編程并集成到多功能產(chǎn)品中。

后續(xù)整理一下關于OMAP的資料。

審核編輯：湯梓紅