AI導(dǎo)向的EDA 2.0時(shí)代

電子發(fā)燒友網(wǎng)報(bào)道（文/周凱揚(yáng)）在不久前舉辦的第60屆設(shè)計(jì)自動(dòng)化大會(huì)上，AI似乎成了所有EDA廠商與設(shè)計(jì)公司的主要話題。在不少人看來(lái)，AI驅(qū)動(dòng)的EDA工具以及這類工具開(kāi)發(fā)的AI芯片，已經(jīng)成為下一個(gè)EDA時(shí)代的重心，也將為芯片設(shè)計(jì)帶來(lái)完全不一樣的格局。

AI驅(qū)動(dòng)的設(shè)計(jì)/驗(yàn)證需求在哪？

從最明顯的五大市場(chǎng)趨勢(shì)來(lái)看，也就是5G、大規(guī)模計(jì)算、自動(dòng)駕駛、AI/ML和工業(yè)IoT，這些應(yīng)用都是圍繞計(jì)算升級(jí)開(kāi)展的。正因如此，在芯片與系統(tǒng)設(shè)計(jì)上，我們面臨著強(qiáng)勁的生產(chǎn)力逆風(fēng)。

據(jù)預(yù)測(cè)，在未來(lái)的10年里，芯片與系統(tǒng)設(shè)計(jì)復(fù)雜程度將提高100倍，每年的設(shè)計(jì)數(shù)量將翻四倍，偏偏半導(dǎo)體又是一個(gè)人才短缺的行業(yè)，這也就注定了我們難以找到更多的工程師來(lái)滿足這些設(shè)計(jì)需求。

過(guò)去的幾十年里，正是因?yàn)橛辛薊DA工具，我們才擺脫了純粹的手動(dòng)電路設(shè)計(jì)，將晶體管級(jí)和RTL等設(shè)計(jì)進(jìn)行了一定的自動(dòng)化改造，提高了設(shè)計(jì)效率。而AI驅(qū)動(dòng)的系統(tǒng)設(shè)計(jì)，可以再度將這一效率提升10倍。

不過(guò)在這個(gè)過(guò)程中，工程師依舊是不可或缺的，只不過(guò)重心放在了解決更加復(fù)雜的問(wèn)題上，比如設(shè)計(jì)創(chuàng)新的算法、剔除更加細(xì)微的漏洞或是構(gòu)筑交互接口等。而AI算法，則更擅長(zhǎng)解決并行離散的數(shù)據(jù)處理與分類，在芯片設(shè)計(jì)中實(shí)現(xiàn)最好的PPA、最高的覆蓋率和最快的上市時(shí)間。

EDA公司的AI平臺(tái)構(gòu)筑

正因如此，AI驅(qū)動(dòng)的EDA工具很有可能成為芯片設(shè)計(jì)者們進(jìn)一步縮短產(chǎn)品設(shè)計(jì)周期的關(guān)鍵，不少EDA廠商也順應(yīng)這一趨勢(shì)，推出了各自圍繞AI打造的EDA工具，甚至有不少已經(jīng)完成了平臺(tái)工具的構(gòu)筑，比如新思的Synopsys.ai、Cadence的JedAI等等。

Synopsys.ai中的DSO.AI可以借助AI在超大的方案空間內(nèi)搜索優(yōu)化目標(biāo)，實(shí)現(xiàn)自動(dòng)化RTL到GDSII全流程優(yōu)化，以達(dá)成最佳的PPA結(jié)果。DSO.AI也支持多目標(biāo)優(yōu)化，比如在同時(shí)考慮功耗、性能或面積時(shí)，工具會(huì)自動(dòng)選擇最佳的取舍，提供更高效的設(shè)計(jì)方案。

而新思的VSO.ai則是一個(gè)AI驅(qū)動(dòng)的驗(yàn)證解決方案，利用機(jī)器學(xué)習(xí)技術(shù)識(shí)別和消除回歸冗余，實(shí)現(xiàn)更高質(zhì)量的覆蓋率收斂。VSO.ai可以自動(dòng)識(shí)別和協(xié)調(diào)測(cè)試，幫用戶減少選擇目標(biāo)函數(shù)，比如回歸CPU時(shí)間、測(cè)試運(yùn)行次數(shù)和模擬周期等。

再來(lái)看Cadence的JedAI，該平臺(tái)的數(shù)字設(shè)計(jì)核心工具為Cadence Cerebrus，基于強(qiáng)化學(xué)習(xí)引擎來(lái)自動(dòng)優(yōu)化芯片設(shè)計(jì)，提供最好的PPA表現(xiàn)和更快的流片時(shí)間。據(jù)Cadence透露，目前利用Cerebrus實(shí)現(xiàn)流片的設(shè)計(jì)已經(jīng)超過(guò)180個(gè)，從靜態(tài)功耗、整體功耗、工程耗時(shí)和時(shí)序等多個(gè)方面提供了優(yōu)化。

其次是AI驅(qū)動(dòng)的PCB設(shè)計(jì)工具Allegro X AI，與手動(dòng)設(shè)計(jì)電路板相比，該工具將幾天的手動(dòng)過(guò)程縮短至了幾個(gè)小時(shí)的自動(dòng)過(guò)程。該工具可以自動(dòng)放置元件、創(chuàng)建電源層、關(guān)鍵布線等。借此不少SBC、消費(fèi)級(jí)IoT和汽車類等設(shè)備的PCB設(shè)計(jì)，都獲得了一定的效率提升。

寫在最后

其實(shí)除了新思和Cadence外，諸如西門子EDA、Ansys等也開(kāi)始借助AI來(lái)打造新一代的EDA工具。但對(duì)于絕大多數(shù)EDA廠商而言，實(shí)現(xiàn)全流程覆蓋已經(jīng)是很大的挑戰(zhàn)了，實(shí)現(xiàn)平臺(tái)AI化更是難上加難。不過(guò)這依然是他們的必行之路，畢竟AI將成為邁入EDA 2.0時(shí)代的敲門磚。