Chiplet是什么？Chiplet、 SoC、SiP的區(qū)別在哪？

當(dāng)一項(xiàng)顛覆性技術(shù)問(wèn)世的時(shí)候，誰(shuí)能搶占先機(jī)占領(lǐng)制高點(diǎn)，誰(shuí)就擁有了霸權(quán)力量。

就在ChatGPT推動(dòng)人工智能技術(shù)即將來(lái)到奇點(diǎn)的時(shí)候，美國(guó)出手將浪潮、 龍芯列入實(shí)體清單。這明顯是在壓制中國(guó)人工智能產(chǎn)業(yè)。

那本土企業(yè)如何破局，

Chiplet概念成了市場(chǎng)關(guān)注的焦點(diǎn)。

Chiplet到底有沒(méi)有這般魔力？今天咱們就來(lái)聊聊這個(gè)話(huà)題。

Chiplet是什么

Chiplet是一種全新的芯片設(shè)計(jì)理念為了便于理解，咱們先來(lái)看看目前的芯片是怎么設(shè)計(jì)出來(lái)的。

大家會(huì)經(jīng)常聽(tīng)到SoC這樣一個(gè)芯片代名詞。它是把很多的功能模塊，比如CPU、存儲(chǔ)器、接口這些通通集成在一個(gè)芯片上，做成一個(gè)大芯片。

而Chiplet呢，與SoC反其道而行之，字面上翻譯叫做“芯?！保梢岳斫鉃樾⌒酒囊馑?。

在Chiplet設(shè)計(jì)理念下，是將原本SoC中的每個(gè)功能模塊都單獨(dú)拆出來(lái)，做成具有單獨(dú)功能的一個(gè)個(gè)小芯片單元。

之后，通過(guò)先進(jìn)封裝技術(shù)，像搭積木一樣，把這些小芯片再集成為一個(gè)系統(tǒng)級(jí)芯片。

Chiplet、SoC、SiP區(qū)別

SoC（system on chip）叫做片上系統(tǒng)。是圍繞CPU，將各種功能模塊都集成在一顆芯片上的產(chǎn)物。

而Chiplet則不同，是先將各個(gè)功能模塊做成小芯片，之后再封裝到一起，組成系統(tǒng)級(jí)芯片。

表面上看，似乎只是制造工序的區(qū)別，其實(shí)Chiplet與SoC本質(zhì)的不同是“異構(gòu)異質(zhì)”。

異構(gòu)集成，指的是可以將不同工藝的芯片集成到一起。

在SoC中，由于是在一個(gè)芯片中進(jìn)行集成的，所以各個(gè)功能模塊必須采用同一工藝制程，要是14nm的都是14nm的，要是7nm的都得是7nm的。

而在Chiplet模式下，不同工藝的芯片可以湊到一起。比如CPU用7nm的，接口芯片用14nm的。這就是異構(gòu)的概念。

異質(zhì)集成，是指不同材料的芯片可以集成為一體。SoC肯定是辦不到的。而Chiplet模式下，可以將Si、GaN、InP等等不同材質(zhì)的小芯片集成到一起。

我們?cè)賮?lái)說(shuō)說(shuō)Chiplet與SiP的區(qū)別

SiP（system in package）指系統(tǒng)級(jí)封裝。通過(guò)將多種功能的芯片，包括處理器、存儲(chǔ)器、FPGA等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)完整的系統(tǒng)。

在概念上來(lái)講，SiP與Chiplet很像。并且SiP同樣能夠?qū)崿F(xiàn)異構(gòu)異質(zhì)集成的。而它們兩者的區(qū)別在于，SiP是將不同芯片封裝在一個(gè)基板上，Chiplet則是封裝到芯片上。

因此，Chiplet還是屬于芯片，而SiP只能算作小系統(tǒng)。Chiplet能達(dá)到SoC的性能 而SiP則不一樣，因此Chiplet多用于高性能領(lǐng)域，SiP多用于小型化消費(fèi)級(jí)產(chǎn)品。

Chiplet的存在價(jià)值

了解了Chiplet的概念，可能有人會(huì)說(shuō)，相比SoC，Chiplet工序既繁瑣、又無(wú)法完全超越SoC的性能，這不是脫褲子放屁多此一舉嘛。

而Chiplet確實(shí)有它存在的意義，主要分如下這么幾點(diǎn)：

1. 提升良率： 在芯片制造過(guò)程中，一片晶圓有固定的缺陷率。遇到這些無(wú)法修復(fù)的壞點(diǎn)，只能把它剔除掉。

在同樣缺陷分布的情況，切割裸片的的尺寸越大，缺陷的影響率就越高。

SoC是在一整顆芯片上進(jìn)行集成的，所以單顆SoC芯片的尺寸會(huì)隨著集成規(guī)模的擴(kuò)大而越來(lái)越大。

當(dāng)一顆芯片的尺寸達(dá)到400甚至600平方毫米時(shí)，芯片的良率就會(huì)變的很低。這個(gè)時(shí)候，采用Chiplet模式，將大芯片拆成一個(gè)個(gè)小芯片的制造成本就會(huì)有優(yōu)勢(shì)。

在這種現(xiàn)實(shí)情況下，Chiplet或許是一個(gè)必然趨勢(shì)。

芯粒復(fù)用：

在系統(tǒng)級(jí)芯片上，很多功能模塊都是標(biāo)準(zhǔn)化的。那么在Chiplet模式下，應(yīng)商就可以生產(chǎn)出很多標(biāo)準(zhǔn)化的芯粒，下游客戶(hù)直接購(gòu)買(mǎi)芯粒進(jìn)行封裝就可以了。

這就相當(dāng)于芯粒的重復(fù)使用，無(wú)形中降低了開(kāi)發(fā)難度，提升了效率。

此外，Chiplet模式具有異構(gòu)集成的特點(diǎn)。有時(shí)候一顆高性能芯片，只需要CPU滿(mǎn)足更高制程，其他芯片制程低一些沒(méi)關(guān)系。

在SoC中，所有功能模塊都得跟著最高制程走。而在Chiplet模式下就可以區(qū)別配置。

比如AMD在第三代銳龍（Ryzen）處理器上就沿用了第二代霄龍（EPYC）處理器的I/O芯片。

由于SoC上所有功能模塊需同步迭代，伴隨制程提高，芯片設(shè)計(jì)成本隨之大幅增長(zhǎng)。

在工藝節(jié)點(diǎn)為 28nm 時(shí)，單顆芯片設(shè)計(jì)成本約為 0.41 億美元，而工藝節(jié)點(diǎn)為 7nm 時(shí)，設(shè)計(jì)成本快速提升至 2.22 億美元。

Chiplet模式下，芯?？梢赃x擇性迭代，這種復(fù)用的結(jié)果會(huì)明顯節(jié)約設(shè)計(jì)成本、縮短研發(fā)周期。

落后制程彎道超車(chē)：

目前Chiplet具有兩個(gè)設(shè)計(jì)思路。一個(gè)是按照功能將不同模塊拆分，比如AMD的三代銳龍?zhí)幚砥鳌?

還有一種設(shè)計(jì)架構(gòu)是把具備完整功能的小芯片集合起來(lái)，目的是實(shí)現(xiàn)性能的增長(zhǎng)。

比如蘋(píng)果的M1 Ultra芯片，就是堆疊了兩顆M1 Max芯片，從而獲得兩倍算力。 那么在第二種思路下，理論上可以通過(guò)Chiplet的堆疊，讓低端產(chǎn)品實(shí)現(xiàn)高端產(chǎn)品的性能。

目前美國(guó)對(duì)中國(guó)高端制程芯片的封鎖很?chē)?yán)密，那我們就采用Chiplet技術(shù)，拿14nm、28nm的芯片堆出7nm、5nm的效果。所以這也是Chiplet概念近期炒作的邏輯之一。

Chiplet與封裝技術(shù)

Chiplet只能說(shuō)是一種芯片的設(shè)計(jì)理念，真的要把一個(gè)個(gè)芯粒拼裝在一起，關(guān)鍵得看封裝技術(shù)能不能跟得上。

2.5D和3D先進(jìn)封裝，是配合Chiplet的工藝手段。

2.5D封裝，是目前應(yīng)用于Chiplet模式的主流方案，整體技術(shù)相對(duì)比較成熟。

什么是2.5D封裝？說(shuō)白了就是把一個(gè)個(gè)芯粒并列排布封裝在一起。

不同芯粒之間如何實(shí)現(xiàn)互聯(lián)互通，需要在下層PCB板與上層芯粒間，加入一片硅中介板（Silicon Interposer）。

硅中介板本身沒(méi)什么特別的，類(lèi)似于一顆沒(méi)有功能的晶圓。但難點(diǎn)在于，要在Interposer內(nèi)部做很多硅通孔（TSV），起到電氣垂直互聯(lián)的作用。

這個(gè)工藝難度還是不小的。目前2.5D封裝代表技術(shù)有三種，分別是臺(tái)積電的CoWoS、英特爾的EMIB以及三星的I-Cube。

3D封裝相比2.5D能夠?qū)崿F(xiàn)更高密度的堆疊。相比2.5D，小芯片可以直接摞在一起，這就需要在小芯片內(nèi)直接制作硅通孔（TSV）。因此難度更大。

目前3D封裝技術(shù)還不是很成熟。比較完善的是應(yīng)用在DRAM領(lǐng)域，可以實(shí)現(xiàn)100多層的上下堆疊，但這都是同質(zhì)范疇的，異質(zhì)堆疊還沒(méi)那么快。

3D封裝技術(shù)目前主要有臺(tái)積電的SoIC、英特爾的Foveros、三星的X-Cube?？吹?jīng)]，還是這三家公司。它們的共同特點(diǎn)是都有晶圓制造能力，利用卡位優(yōu)勢(shì)，開(kāi)發(fā)自己的先進(jìn)封裝技術(shù)。

當(dāng)然傳統(tǒng)封測(cè)廠(chǎng)同樣也沒(méi)閑著，在2.5D/3D封裝技術(shù)上都有布局。比如國(guó)內(nèi)通富微電、長(zhǎng)電科技等等。

總的來(lái)說(shuō)，Chiplet理想很豐滿(mǎn)，但需要依托封裝技術(shù)才能實(shí)現(xiàn)。

Chiplet與AIGC

這波AIGC的風(fēng)口為什么能把Chiplet概念帶起來(lái)？他們之間有兩個(gè)維度的關(guān)系。 第一點(diǎn)在前面文章中提到過(guò)，在美國(guó)技術(shù)封鎖的背景下，咱們有望通過(guò)Chiplet架構(gòu)去堆疊芯片的性能，支持算力基礎(chǔ)。屬于解決開(kāi)脖子的邏輯。

而第二點(diǎn)呢，目前Chiplet模式下產(chǎn)出的芯片，只有在高性能領(lǐng)域才有切實(shí)的需求。這與人工智能需要的大算力芯片不謀而合。

前面也講到過(guò)，Chiplet概念的誕生，其實(shí)是為了解決SoC芯片越來(lái)越大、制程越來(lái)越高以后產(chǎn)生的弊端。比如良率下降、設(shè)計(jì)成本增加、研發(fā)周期更長(zhǎng)等問(wèn)題。

這里核心的矛盾點(diǎn)是后摩爾時(shí)代，SoC芯片再迭代下去，投入的成本與性能的增長(zhǎng)越來(lái)越不成正比。

比如就拿芯片尺寸來(lái)說(shuō)，200、300平方毫米以下的芯片，根本就不用做成Chiplet架構(gòu)，SoC芯片是最優(yōu)解。

但當(dāng)芯片尺寸來(lái)到600、800平方毫米甚至更高的時(shí)候，也許一顆SoC芯片的性能是提高了1倍、2倍，但所投入的綜合成本將是5倍、10倍的增長(zhǎng)。這個(gè)時(shí)候Chiplet模式的經(jīng)濟(jì)效益就凸顯出來(lái)了。

而這些大尺寸、高制程的芯片，一大應(yīng)用場(chǎng)景就是在數(shù)據(jù)中心、AI處理器上。

也就是說(shuō)AIGC如果迎來(lái)爆發(fā)式增長(zhǎng)，那么對(duì)于算力的需求會(huì)持續(xù)擴(kuò)張，AI芯片再迭代下去，Chiplet模式將成為主流。最終帶動(dòng)Chiplet產(chǎn)業(yè)鏈實(shí)現(xiàn)快速增長(zhǎng)。

根據(jù)Omdia的預(yù)測(cè)，到2024年，Chiplet的全球市場(chǎng)空間會(huì)達(dá)到58億美元，到2035年，市場(chǎng)空間將增長(zhǎng)到570億美元，年均增速超過(guò)30%。

大家不要覺(jué)得很夸張，根據(jù)WSTS數(shù)據(jù)，2022年全球半導(dǎo)體市場(chǎng)規(guī)模為5735億美元。570億美元只是今天全市場(chǎng)的十分之一。

Chiplet模式下帶來(lái)的變化

IP核： IP是知識(shí)產(chǎn)權(quán)的意思。芯片領(lǐng)域中的IP核，可以理解為一種已經(jīng)設(shè)計(jì)好的電路模塊。

在半導(dǎo)體發(fā)展早期，沒(méi)有IP核這個(gè)概念，每設(shè)計(jì)一款芯片，電路都要重新設(shè)計(jì)。之后大家發(fā)現(xiàn)，其實(shí)芯片中有很多功能都是相似的，那能不能把這些部分變成模塊化，以后再設(shè)計(jì)芯片時(shí)，直接拿過(guò)來(lái)用就可以了。這就是IP核存在的邏輯。

現(xiàn)在要設(shè)計(jì)一款SoC芯片，設(shè)計(jì)企業(yè)會(huì)從IP供應(yīng)商那里先購(gòu)買(mǎi)一些IP核，再結(jié)合自研模塊，集成為一個(gè)SoC。

IP核就成為了芯片設(shè)計(jì)環(huán)節(jié)中的復(fù)用產(chǎn)品。好比你要設(shè)計(jì)一款汽車(chē)，輪轂的式樣直接用別人的就可以了。

而在Chiplet下，這種產(chǎn)業(yè)鏈模式會(huì)發(fā)生變化。核心在于傳統(tǒng)的IP核只停留在設(shè)計(jì)層面，可Chiplet中，IP核可以直接變成一顆顆芯粒，這就形成了硅片形態(tài)。

還是拿汽車(chē)舉例，Chiplet模式下，IP核不再是設(shè)計(jì)層面的輪轂式樣，而是變成了實(shí)實(shí)在在制造好的汽車(chē)輪轂。

在這樣的邏輯下，以前的IP供應(yīng)商可以把手中的各種IP制造成小芯片。

這樣一來(lái)，首先，IP供應(yīng)商的收入結(jié)構(gòu)變了，以前是IP授權(quán)，現(xiàn)在是芯片銷(xiāo)售。由于捆綁了芯片制造環(huán)節(jié)，收入規(guī)模會(huì)增加。

其次，IP供應(yīng)商的下游客戶(hù)將從芯片設(shè)計(jì)企業(yè)轉(zhuǎn)變?yōu)樾酒苯有枨蠓?。比如互?lián)網(wǎng)公司、手機(jī)、電腦制造商這些。那相當(dāng)于IP供應(yīng)商從tier2變成了tier1，等級(jí)進(jìn)階了。

OSAT： OSAT指的是外包封測(cè)廠(chǎng)。Chiplet對(duì)于封測(cè)有帶動(dòng)作用。

其一，之前提到，Chiplet需要先進(jìn)封裝技術(shù)的支撐。先進(jìn)封裝工藝難度大，價(jià)值量自然更高，這有益于提升封測(cè)廠(chǎng)的盈利水平。

其二，Chiplet模式下，伴隨著產(chǎn)業(yè)鏈結(jié)構(gòu)的變化。未來(lái)很有可能，下游產(chǎn)品公司購(gòu)買(mǎi)小芯片，之后直接找OSAT企業(yè)去集成芯片。對(duì)于OSAT廠(chǎng)相當(dāng)于拓展了優(yōu)質(zhì)客戶(hù)，同時(shí)提升了產(chǎn)業(yè)鏈的地位。

其三，把一顆大的SoC拆成幾個(gè)小的Chiplet，之前可能只測(cè)一個(gè)關(guān)鍵參數(shù)，現(xiàn)在每個(gè)小芯片都要做測(cè)試。相當(dāng)于增加了封測(cè)廠(chǎng)的測(cè)試需求。

當(dāng)然，外包封測(cè)廠(chǎng)未來(lái)面臨著晶圓代工廠(chǎng)的競(jìng)爭(zhēng)，畢竟人家掌握著核心制造環(huán)節(jié)，再提供封裝服務(wù)，是順理成章的。

EDA： EDA是芯片設(shè)計(jì)的輔助軟件。隨著芯片線(xiàn)寬不斷縮小，EDA的作用越來(lái)越突顯。 而傳統(tǒng)EDA的思路與Chiplet模式是有些矛盾的，缺乏對(duì)于芯片與封裝之間影響的考慮。導(dǎo)致芯片在2.5D、3D堆疊封裝后效率上不去。

所以針對(duì)Chiplet，EDA也應(yīng)該考慮新的架構(gòu)。這一變化對(duì)于國(guó)內(nèi)EDA企業(yè)去追趕海外龍頭是有所幫助的。就好比國(guó)內(nèi)車(chē)企在內(nèi)燃機(jī)時(shí)代玩不過(guò)海外巨頭，但電動(dòng)車(chē)咱們是一個(gè)起跑線(xiàn)。

當(dāng)然這個(gè)比喻太夸張了，國(guó)內(nèi)EDA企業(yè)還有很多短板要補(bǔ)上，不可能說(shuō)一個(gè)Chiplet時(shí)代就實(shí)現(xiàn)逆襲。

Chiplet負(fù)面思考

說(shuō)了那么多關(guān)于Chiplet的好，我們也要去分析分析它的難點(diǎn)與短板在哪里。 首先要說(shuō)的是關(guān)于性能這個(gè)話(huà)題，通過(guò)Chiplet方式堆疊芯片，是可以提高性能，但目前效率不高。

按照華為之前測(cè)試的結(jié)果，拿2個(gè)14nm芯片做堆疊，只能達(dá)到10nm芯片的性能。用5個(gè)14nm的芯片，才能接近7nm水平。

這就達(dá)不到1+1=2的程度，更別提什么要拿28nm芯片就能堆出7nm的性能，想都不要想。

這里面的問(wèn)題與封裝工藝有關(guān)，與EDA軟件有關(guān)，總之傳輸速率、散熱、干擾這些問(wèn)題沒(méi)法完美解決。

其次是效益問(wèn)題。Chiplet要用到先進(jìn)封裝，雖然目前2.5D封裝技術(shù)已經(jīng)商業(yè)化了，但封裝成本還是很高的。

我們看上面這張圖，在14nm和5nm制程下，做了不同封裝工藝的成本對(duì)比。

在14nm上，2.5D封裝比SoC成本還是高的，沒(méi)有效益優(yōu)勢(shì)。只有到5nm水平，規(guī)?；?，2.5D封裝才比SoC有更低的成本。

所以按照目前的狀態(tài)，Chiplet只能替代高制程、大尺寸的SoC芯片。應(yīng)用空間還是比較狹小的。

未來(lái)先進(jìn)封裝成本的下降決定著Chiplet的應(yīng)用范圍，但不可能達(dá)到全面替代SoC的程度。

還有就是接口標(biāo)準(zhǔn)的問(wèn)題。目前Chiplet的發(fā)展比較初級(jí)，基本是自己搞自己的。而要想達(dá)到設(shè)想的終極狀態(tài)，芯粒能像IP核一樣在市場(chǎng)流通，所有芯片的互聯(lián)標(biāo)準(zhǔn)必須要統(tǒng)一起來(lái)。

目前英特爾建立了小芯片聯(lián)盟（UCIe），中國(guó)也開(kāi)始制定小芯片接口技術(shù)標(biāo)準(zhǔn)。但中美關(guān)系或許是個(gè)羈絆，制約整個(gè)Chiplet產(chǎn)業(yè)的發(fā)展。

最后，還是要說(shuō)說(shuō)“卡脖子”這件事。如果漂亮國(guó)對(duì)咱們的技術(shù)封鎖只是小打小鬧，通過(guò)Chiplet或許我們?cè)诖笏懔π酒喜恢劣谳數(shù)奶珣K。

而如果是全面打擊、晶圓制造、設(shè)備、材料、甚至EDA軟件每個(gè)環(huán)節(jié)都設(shè)置障礙，Chiplet根本沒(méi)法解決“卡脖子”問(wèn)題。

對(duì)于Chiplet我們更多應(yīng)該關(guān)注的是它的產(chǎn)業(yè)趨勢(shì)，而不是把它炒作成“救命神器”。

相關(guān)企業(yè)：

前面文章提到，Chiplet模式下，對(duì)于IP核企業(yè)，以及封測(cè)企業(yè)，尤其是具有先進(jìn)封裝技術(shù)的封測(cè)企業(yè)整體上是利好的。

先說(shuō)IP核企業(yè)。目前A股比較純的公司有一家，叫芯原股份。它的業(yè)務(wù)收入可以總結(jié)為兩大塊。一個(gè)是幫下游產(chǎn)品客戶(hù)定制芯片，既可以設(shè)計(jì)、也可以找代工廠(chǎng)生產(chǎn)。另一塊業(yè)務(wù)就是IP授權(quán)。

公司通過(guò)不斷的并購(gòu)，目前已經(jīng)是全球排名第七、國(guó)內(nèi)排名第一的IP授權(quán)服務(wù)商了。

公司主要的IP核集中在GPU、NPU、DSP、VPU這些領(lǐng)域，與AI芯片是比較貼合的。

在Chiplet領(lǐng)域，公司自然有布局，是國(guó)內(nèi)首批加入U(xiǎn)CIe聯(lián)盟的企業(yè)之一。

總的來(lái)說(shuō)，從業(yè)務(wù)純度、產(chǎn)品線(xiàn)貼合度、以及市場(chǎng)的稀缺程度來(lái)看，芯原股份是比較受益Chiplet概念的標(biāo)的。

下面再來(lái)說(shuō)說(shuō)封測(cè)企業(yè)。由于傳統(tǒng)封測(cè)技術(shù)壁壘不高，中國(guó)已經(jīng)承接了來(lái)自全球的封測(cè)業(yè)務(wù)。在全球排名靠前的企業(yè)包括長(zhǎng)電、通富、華天這些。

由于這些龍頭企業(yè)的技術(shù)實(shí)力靠前，在先進(jìn)封裝技術(shù)上都或多或少有建樹(shù)，因此都算Chiplet利好標(biāo)的。

這里重點(diǎn)說(shuō)下通富微電，因?yàn)樗贑hiplet上預(yù)期更好一些。

通富微電2016年收購(gòu)了AMD的封測(cè)業(yè)務(wù)，從此就傍上了“大佬”，與AMD深度捆綁，承接了AMD大部分封測(cè)訂單。

而AMD算是Chiplet方案的開(kāi)山鼻祖，2019年的銳龍2處理器，就使用了Chiplet架構(gòu)。也是因?yàn)镃hiplet技術(shù)的加持，AMD把英特爾干的不行。

通富微電與AMD捆綁那么深，自然在先進(jìn)封裝技術(shù)上，走在了全球的前端。

目前公司已建成國(guó)內(nèi)頂級(jí)超大尺寸FCBGA研發(fā)平臺(tái)與2.5D/3D封裝平臺(tái)（VISionS）。并且已經(jīng)開(kāi)始大規(guī)模生產(chǎn)Chiplet 產(chǎn)品了。

所以，在A股市場(chǎng)如果找先進(jìn)封裝企業(yè)，不談股性，通富微電的基本面是最純粹的。

最后總結(jié)一下。Chiplet在需求端確實(shí)會(huì)受益AIGC的發(fā)展在供給端則要看先進(jìn)封裝技術(shù)的不斷突破。

有人可能會(huì)問(wèn)，為什么GPU大佬英偉達(dá)還沒(méi)有使用Chiplet？可能因?yàn)樗漠a(chǎn)品附加值太高了，現(xiàn)在過(guò)的還很舒服。但當(dāng)英偉達(dá)準(zhǔn)備上chiplet的時(shí)候，chiplet的大勢(shì)或許就真的來(lái)了。

審核編輯：劉清