0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性學(xué)習(xí)筆記之ECL邏輯電路

冬至子 ? 來源:芯心集 ? 作者:Joker ? 2023-09-25 14:54 ? 次閱讀

ECL 電路( Emitter Coupled Logic )是發(fā)射極梢合邏輯電路,由于其基本門電路工作在非飽和狀態(tài) , 是一種非飽和型的數(shù)字邏輯電路。

與 DTL、 TTL, S一TTL 等邏輯電路不同, ECL路內(nèi)部的晶體管工作在線性區(qū)或截止區(qū),處于非飽和狀態(tài) , 從根本上消除了限制速度提高的少數(shù)載流子的“存儲時間”,它的平均延遲時間可達(dá)幾個毫微秒甚至亞毫微秒數(shù)量級。

因此,它是現(xiàn)有各種邏輯電路中速度最快的一種電路形式,也是目前唯一能夠提供亞毫微秒開關(guān)時間的實用電路。其在高速和超高速數(shù)字系統(tǒng)中應(yīng)用十分廣泛。它的主要缺點是直流功耗大,從某種意義上來說, ECL 電路開關(guān)速度的提高是以犧牲功耗換取的。

ECL 主要特點:作速度快。ECL 門電路的傳輸延遲時間可縮短至1ns 以內(nèi),是現(xiàn)代數(shù)字 IC 中工作速度最的一種,適應(yīng)工作頻率范圍100~1000MHz。輸出內(nèi)阻低,帶負(fù)載能力很強(qiáng)。功耗大,輸出電平穩(wěn)定性較差,噪聲容限比較低,抗干擾能力差 。

1 ECL器件原理及工作特性

典型的 ECL 基本門電路的結(jié)構(gòu)由三部分組成:差分放大器輸入電路、溫度電壓補(bǔ)償偏壓網(wǎng)絡(luò)和射極跟隨器輸出電路。基本門電路的結(jié)構(gòu)如圖所示。

圖片

(1) 當(dāng)輸入端AB都接低電平0(設(shè)VA=VB=0.5V)時

由于VREF=1V,因此T3優(yōu)先導(dǎo)通,使發(fā)射極e電位VE=VREF-VBE3=0.3V,對于T1、T2說,由于VE3=0.3V,而VA=VB=0,兩只管子都截止,流過RE的電流將全部由T3提供,且有

IE=[VE-(-VEE)]/RE=(0.3+1.2)/1.2k≈100mA

這樣就有

VC3=VCC-IE*RE=6-10m*0.2k=5V

而Vc1 =Vcc=6V 由此可見, 當(dāng)輸入為0 時,T1 、T2 截止,輸出端c1為高電平1 ( +6V); T3 導(dǎo)通,輸出端c3 為低電平0(+5V)。而且由于Vc3=VREF=1V ,而Vc3=5V, 所以T3 處于放大狀態(tài)。

( 2)當(dāng)輸入端A、B 中有一個接高山平1(設(shè)A 接高電平,VA=1.5V )時

由于VA> VREF,所以T1優(yōu)先導(dǎo)通, 這就使VE=1.5V-0.7V=0.8V,對T3 來說,這時基極電位比發(fā)射極電位僅高0.2V , T3 截止。流過Re的電流由T1提供, IE=(0.8V+12V)/1.2kΩ=10.6mA, 而

VC1=VCC-IE*Rc1=6V-10.6mA×0.1KΩ≈5V,

Vc3=Vcc=6V

此時T1處于放大狀態(tài)。由于T1和T2 的發(fā)射極和集電極是分別連在一起的,所以只要A 、B 中有一個接高電平, 都會使c1為低電平0 ( + 5V ),而c3 為高電平1 ( +6V ) 。

由上分析可得:c1為或非輸出;c3為或輸出,即ECL 門的基本邏輯功能是同時具備或非/或輸出, 稱之為互補(bǔ)邏輯輸山。同時,不論是哪個BJT 導(dǎo)通, 所形成的發(fā)射極電流IE 都是很接近的。這個電流受輸入信號控制,分別流入T1 或T2 或T3,就象一個開關(guān)在控制,所以ECL 電路又稱為電流開關(guān)型電路( CML) 。

綜上分析,當(dāng)輸入端A、B都接低電平。(設(shè)VA=VB=0.5V)時,T1 、T2 截止,T3 處于放大狀態(tài)而未達(dá)到飽和。當(dāng)輸入端A、B 中有一個接高電平1(設(shè)A 接高電平, VA= 1.5V ) 時,T1處于放大狀態(tài), T3 截止。所以, ECL 電路始終工作在非飽和狀態(tài)。

2 ECL門電路實際電路

圖片

a.射極耦合電流開關(guān)

射極耦合電流開關(guān)實際上是一個一邊為固定輸入VBB,另一邊為大信號多輸入端的射極耦合差分級, 它的工作原理與單端輸入、雙端輸出的差分放大器非常類似,但它只對信號起傳遞作用。

一般說來, ECL 電路推薦使用負(fù)電源VEE=-5.2V 。此電路的作用相當(dāng)于一個電流開關(guān),時而把電流撥給輸入管T1A 、T1B,時而又把電流撥給T2 管。這就是所謂的電流型開關(guān)邏輯電路的由來。

b.射極輸出器

射極輸出器的作用有三個:

(1) 保持輸出相位不變,邏輯關(guān)系不變;

(2) 進(jìn)行電平位移。由于電流開關(guān)的輸出高、低電平比輸入高、低電平約高0. 8V,所以電流開關(guān)的輸出不能直接作為下一級ECL 電路的輸入,不然會引起邏輯錯誤。經(jīng)射隨器位移一個VBE后,可以獲得ECL 標(biāo)準(zhǔn)邏輯電平,使前級的輸出電平和后級的輸入電平數(shù)值匹配。

(3) 提高負(fù)載能力、擴(kuò)大邏輯功能等。由于射隨器的輸入阻抗高(約6K 歐姆)、輸出阻抗低(約7 歐姆),它不僅起到了緩沖、隔離和電流放大的作用, 而且增大了電路的帶負(fù)載能力。因為射隨器有大電流輸出, 所以采用單獨接地, 以防止與電路其他部分之間的串?dāng)_。在大型系統(tǒng)中,射極輸出器還采用-2.0V 電源單獨供電。

c.參考電壓源

ECL 基本門電路的溫度-電壓補(bǔ)償網(wǎng)絡(luò)(又稱參考源), 由晶體管T5、兩個二極管電阻R1 、R2 、R3 組成。它為差分放大器提供一個固定的參考電壓VBB,其值一般被調(diào)整在信號邏輯電平擺幅的中間值上(如-1.29V ) 。分壓線路內(nèi)的二極管對T5管起溫度補(bǔ)償作用。該參考源的另一個特點是能適量跟蹤電源電壓的變化,因而也不會因電源電壓變化而顯著影響電路的交直流性能。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 差分放大器
    +關(guān)注

    關(guān)注

    8

    文章

    438

    瀏覽量

    52062
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9609

    瀏覽量

    137659
  • 電源電壓
    +關(guān)注

    關(guān)注

    2

    文章

    982

    瀏覽量

    23916
  • 射極跟隨器
    +關(guān)注

    關(guān)注

    1

    文章

    54

    瀏覽量

    15147
  • ECL門電路
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    6316
收藏 人收藏

    評論

    相關(guān)推薦

    信號完整性學(xué)習(xí)筆記之高速邏輯電路介紹

    主要介紹幾種邏輯電路的高速特性包括 ITL 邏輯電路、 CMOS 邏輯電路ECL 邏輯電0路,和 LVDS 器件的基本結(jié)構(gòu)、 工作原理和
    的頭像 發(fā)表于 09-25 14:46 ?1239次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>之高速<b class='flag-5'>邏輯電路</b>介紹

    信號完整性學(xué)習(xí)筆記

    信號完整性(Signal Integrity,SI)是指電路系統(tǒng)中信號的質(zhì)量,如果在要求的時間內(nèi),信號能不失真地從源端傳輸?shù)浇邮斩?,我們就稱
    的頭像 發(fā)表于 12-01 11:26 ?1897次閱讀

    示波器信號完整性的意義

    完整性。 信號完整性影響著許多電子設(shè)計學(xué)科。直到幾年前,它對數(shù)字設(shè)計人員來說還不算大問題。設(shè)計人員可以依賴邏輯電路,像布爾電路一樣操作。當(dāng)時
    發(fā)表于 03-02 14:57

    何為信號完整性?信號完整性包含哪些

    何為信號完整性信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量
    發(fā)表于 12-30 08:15

    高速電路信號完整性分析應(yīng)用篇

    高速電路信號完整性分析應(yīng)用篇
    發(fā)表于 05-28 01:00 ?0次下載

    信號完整性基礎(chǔ)指南

    信號完整性基礎(chǔ)根據(jù)定義, “完整性”是指“完整和無損害的”。 同樣,一個具有良好的完整性的數(shù)字信號
    發(fā)表于 08-05 15:11 ?242次下載

    什么是信號完整性

    什么是信號完整性 信號完整性(Signal Integrity):就是指電路系統(tǒng)中信號
    發(fā)表于 06-30 10:23 ?5297次閱讀
    什么是<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>

    高速電路信號完整性分析與設(shè)計—高速信號完整性的基本理論

    2.1 基本電磁理論 本書主要討論高速數(shù)字電路信號完整性分析與高速電路設(shè)計的基本方法,而信號完整性
    發(fā)表于 05-25 16:21 ?1726次閱讀

    高速電路信號完整性分析與設(shè)計(三)

    本章分析幾種邏輯電路的高速特性,包括TTL邏輯電路、CMOS邏輯電路、ECL邏輯電路,和LVDS器件的基本結(jié)構(gòu)、工作原理和特點,以及
    發(fā)表于 05-25 16:31 ?318次下載
    高速<b class='flag-5'>電路</b><b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析與設(shè)計(三)

    高速電路信號完整性分析與設(shè)計—高速邏輯電路分析

    本章分析幾種邏輯電路的高速特性,包括TTL邏輯電路、CMOS邏輯電路、ECL邏輯電路,和LVDS器件的基本結(jié)構(gòu)、工作原理和特點,以及
    發(fā)表于 05-25 16:31 ?1351次閱讀

    信號完整性系列信號完整性簡介

    本文主要介紹信號完整性是什么,信號完整性包括哪些內(nèi)容,什么時候需要注意信號完整性問題?
    的頭像 發(fā)表于 01-20 14:22 ?1417次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b><b class='flag-5'>信號</b><b class='flag-5'>完整性</b>簡介

    信號完整性系列信號完整性簡介”

    本文主要介紹信號完整性是什么,信號完整性包括哪些內(nèi)容,什么時候需要注意信號完整性問題?
    發(fā)表于 01-23 08:45 ?28次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b>“<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>簡介”

    信號完整性系列信號完整性簡介”

    本文主要介紹信號完整性是什么,信號完整性包括哪些內(nèi)容,什么時候需要注意信號完整性問題?
    發(fā)表于 01-26 09:28 ?12次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b>“<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>簡介”

    高速電路信號完整性分析與設(shè)計—信號完整性仿真

    高速電路信號完整性分析與設(shè)計—信號完整性仿真
    發(fā)表于 02-10 17:29 ?0次下載

    高速電路中的信號完整性和電源完整性研究

    高速電路中的信號完整性和電源完整性研究
    發(fā)表于 09-25 14:44 ?0次下載