0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于高速ADC在正弦輸入時(shí)DNL測(cè)試結(jié)果的研究

冬至子 ? 來源:今朝明月 ? 作者:Doremi ? 2023-09-26 11:25 ? 次閱讀

一 正弦波幅度分布的概率密度

圖片

圖1

所謂在正弦波取值范圍(-A,A)內(nèi)取到某個(gè)值V的概率密度p(V),是指取到V的某個(gè)鄰域內(nèi)的點(diǎn)的概率p(V,dV)與鄰域?qū)挾萪V之比在dV趨向于0時(shí)的極限,即

圖片

顯然,p(V,dV)等于該鄰域所對(duì)應(yīng)的橫坐標(biāo)范圍d(ωt)與全值范圍(-A,A)所對(duì)應(yīng)的橫坐標(biāo)長度π之比(如圖1所示),即

圖片

圖片

圖片

圖片

二 正弦波作為輸入時(shí)ADC輸出碼的概率分布

取值在V1到V2之間的概率P(V1,V2)為

圖片

需要注意的是,在用上式計(jì)算概率時(shí),務(wù)必使V1/A處于[-1,1]區(qū)間內(nèi)。

對(duì)于理想的全差分ADC來說,假設(shè)輸入信號(hào)范圍為[-VREF,VREF],則輸出碼i∈[0~2^N-1]所對(duì)應(yīng)的概率為

圖片

其中量化步長

圖片。

獲得p(i)分布的matlab代碼如下:

圖片

p(i)的分布圖示例:(N=8,10,12,14)

圖片

圖片

圖片

把上面紅線部分拉開看

圖片

大寫的Amazing!

圖片

三 ADC DNL測(cè)試結(jié)果呈虹狀弧線的理論解釋

實(shí)際計(jì)算DNL時(shí)所用的公式為

圖片

圖片

式中N(i)為實(shí)際得到的histogram中第i個(gè)code碼出現(xiàn)的次數(shù),即第i個(gè)bin的高度,NS為樣本點(diǎn)的總數(shù),p(i)Ns為第i個(gè)code出現(xiàn)次數(shù)的期望值(理想ADC code i應(yīng)出現(xiàn)的次數(shù))。由于噪聲或其他因素導(dǎo)致每個(gè)bin的高度最有可能出現(xiàn)±1的誤差,體現(xiàn)在DNL上的誤差為:

圖片

由code碼概率分布可知,中間code出現(xiàn)的概率遠(yuǎn)小于兩邊code碼的概率(例如N=12時(shí),p(2^N-1)/p(2^(N/2)-1)=64;N=14時(shí),p(2^N-1)/ p(2^(N/2)-1)=128?。?因此 ΔDNL(i)也遵循著同樣的規(guī)律,即中間最大,向兩邊遞減,呈虹狀弧線(如圖X所示),并且隨著Ns的增大,虹狀弧線逐漸減小直至消失。

圖片

圖X

四 實(shí)例演示樣本點(diǎn)數(shù)對(duì)DNL圖的影響

以一個(gè)12bit、切換方式為MCS的SAR ADC為例,作圖演示樣本點(diǎn)數(shù)分別為2^17、2^18、2^19時(shí),DNL圖樣的變化:

圖片

圖片

N=131072,虹狀弧線明顯

圖片圖片

N=262144,虹狀弧線減弱

圖片

圖片

N=514188,虹狀弧線基本消失

附 DNL作圖代碼

說明:出于知識(shí)產(chǎn)權(quán),這里并沒有加入DAC mismatch模型,而是在輸入信號(hào)里加了高斯噪聲以產(chǎn)生可觀的DNL圖像。

圖片

圖片

附 SAR ADC建模代碼

圖片

圖片

圖片

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 正弦波
    +關(guān)注

    關(guān)注

    11

    文章

    633

    瀏覽量

    55214
  • SAR
    SAR
    +關(guān)注

    關(guān)注

    3

    文章

    410

    瀏覽量

    45858
  • DNL
    DNL
    +關(guān)注

    關(guān)注

    0

    文章

    10

    瀏覽量

    9345
  • ADC采樣
    +關(guān)注

    關(guān)注

    0

    文章

    134

    瀏覽量

    12819
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速ADC/DAC的測(cè)試方法分享

    ADC主要的測(cè)試指標(biāo)分為靜態(tài)指標(biāo)和動(dòng)態(tài)指標(biāo)兩類:靜態(tài)指標(biāo),包括INL、DNL;動(dòng)態(tài)指標(biāo),主要是基于SFDR,在此基礎(chǔ)之上計(jì)算的ENOB(有效位數(shù))。
    的頭像 發(fā)表于 11-07 14:56 ?5122次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>ADC</b>/DAC的<b class='flag-5'>測(cè)試</b>方法分享

    高速 ADC/DAC 測(cè)試原理及測(cè)試方法

    ADC 有比較高的采樣率以采集高帶寬的輸入信號(hào),另一方面又要有比較高的位數(shù)以分辨細(xì)微的變化。因此,保證 ADC/DAC 高速采樣情況下的
    發(fā)表于 04-03 10:39

    請(qǐng)問高速ADC或DAC輸入時(shí)鐘占空比如果不是50%或遠(yuǎn)高于或遠(yuǎn)低于50%對(duì)ADC或DAC性能有何影響?

    請(qǐng)問高速ADC或DAC輸入時(shí)鐘占空比如果不是50%或遠(yuǎn)高于或遠(yuǎn)低于50%對(duì)ADC或DAC性能有何影響?
    發(fā)表于 08-16 06:09

    驅(qū)動(dòng)ADC輸入時(shí)簡(jiǎn)化設(shè)計(jì)流程的方法

    存儲(chǔ)的電壓情況。用來采樣輸入信號(hào)的輸入電流會(huì)在電源阻抗中產(chǎn)生錯(cuò)誤電壓。對(duì)于正弦輸入信號(hào)來說,該錯(cuò)誤不但包含諧波,而且還可加重系統(tǒng)失真。當(dāng)驅(qū)動(dòng)高精度數(shù)據(jù)采集系統(tǒng)中的
    發(fā)表于 09-19 14:45

    碼密度法測(cè)試ADC的INL和DNL時(shí)輸入正弦波的頻率和采樣頻率,采樣點(diǎn)有什么關(guān)系?

    碼密度法測(cè)試ADC的INL和DNL時(shí)輸入正弦波的頻率和采樣頻率,采樣點(diǎn)有什么關(guān)系?需要采樣的周期是怎么確定的?看了美信AN2085里面舉了個(gè)
    發(fā)表于 06-24 07:51

    ADC輸入時(shí)鐘為多少

    右對(duì)齊方式存儲(chǔ)16位數(shù)據(jù)寄存器中。模擬看門狗特性允許應(yīng)用程序檢測(cè)輸入電壓是否超出用戶定義的高/低閥值。ADC輸入時(shí)鐘不得超過14MHz,它是由PCLK2經(jīng)分頻產(chǎn)生。圖1
    發(fā)表于 08-05 07:16

    高速ADC的驅(qū)動(dòng)和輸入網(wǎng)絡(luò)的平衡

    正確選擇輸入網(wǎng)絡(luò)元件對(duì)于高速ADC的驅(qū)動(dòng)和輸入網(wǎng)絡(luò)的平衡至關(guān)重要(參考應(yīng)用筆記:“正確選擇輸入網(wǎng)絡(luò),優(yōu)化
    發(fā)表于 10-23 11:10

    ADC的微分非線性(DNL)和積分非線性(INL)規(guī)范解析

    的性能指標(biāo)。然而,處理通信系統(tǒng)時(shí),無雜散動(dòng)態(tài)范圍(SFDR)Spec通常是評(píng)估ADC線性度性能的更好方法。微分非線性 (DNL)讓我們看一下圖1中的藍(lán)色曲線,它顯示了3位單極ADC
    發(fā)表于 12-21 14:49

    請(qǐng)問高速ADC或DAC輸入時(shí)鐘占空比如果不是50%,或遠(yuǎn)高于/低于50%對(duì)ADC或DAC性能有何影響?

    請(qǐng)問高速ADC或DAC輸入時(shí)鐘占空比如果不是50%或遠(yuǎn)高于或遠(yuǎn)低于50%對(duì)ADC或DAC性能有何影響?
    發(fā)表于 12-13 07:28

    如何測(cè)量高速ADC的INL和DNL

    本文主要介紹的是如何測(cè)量高速ADC的INL和DNL。
    發(fā)表于 04-25 09:50 ?30次下載

    高速模數(shù)轉(zhuǎn)換器(ADC)的INL/DNL測(cè)量

    高速模數(shù)轉(zhuǎn)換器(ADC)的INL/DNL測(cè)量 Abstract: Although integral and differential nonlinearity may
    發(fā)表于 08-21 09:40 ?2033次閱讀
    <b class='flag-5'>高速</b>模數(shù)轉(zhuǎn)換器(<b class='flag-5'>ADC</b>)的INL/<b class='flag-5'>DNL</b>測(cè)量

    adc轉(zhuǎn)換器性能的動(dòng)態(tài)測(cè)試

    描述了四種基于正弦波的ADC測(cè)試。關(guān)于任何錄音機(jī)質(zhì)量的信息。測(cè)試可以用于隔離特定故障,即使
    發(fā)表于 08-29 08:55 ?2次下載
    <b class='flag-5'>adc</b>轉(zhuǎn)換器性能的動(dòng)態(tài)<b class='flag-5'>測(cè)試</b>

    blog高速ADC、DAC測(cè)試原理及測(cè)試方法

    都提出了很高的要求。比如在移動(dòng)通信、圖像采集等應(yīng)用領(lǐng)域中,一方面要求ADC有比較高的采樣率以采集高帶寬的輸入信號(hào),另一方面又要有比較高的位數(shù)以分辨細(xì)微的變化。因此,保證ADC/DAC
    發(fā)表于 09-17 09:17 ?32次下載
    blog<b class='flag-5'>高速</b><b class='flag-5'>ADC</b>、DAC<b class='flag-5'>測(cè)試</b>原理及<b class='flag-5'>測(cè)試</b>方法

    關(guān)于高速ADC測(cè)試和評(píng)估應(yīng)用

    原文標(biāo)題:編輯推薦:高速ADC測(cè)試和評(píng)估應(yīng)用筆記 文章出處:【微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。 ? ? ? 審核編輯:彭靜
    的頭像 發(fā)表于 07-04 11:21 ?1179次閱讀

    為成功的高速ADC正弦測(cè)試選擇最佳測(cè)試音調(diào)和測(cè)試設(shè)備

    在對(duì)高速模數(shù)轉(zhuǎn)換器(ADC)進(jìn)行正弦測(cè)試時(shí),不僅需要連續(xù)對(duì)施加的波形進(jìn)行采樣以避免FFT頻譜中出現(xiàn)不必要的偽影,而且還必須精確選擇采樣頻率(f樣本)、
    的頭像 發(fā)表于 02-25 11:03 ?1917次閱讀
    為成功的<b class='flag-5'>高速</b><b class='flag-5'>ADC</b><b class='flag-5'>正弦</b>波<b class='flag-5'>測(cè)試</b>選擇最佳<b class='flag-5'>測(cè)試</b>音調(diào)和<b class='flag-5'>測(cè)試</b>設(shè)備