0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DFX模式下如何讀入模塊的網(wǎng)表文件

FPGA技術(shù)驛站 ? 來源: FPGA技術(shù)驛站 ? 2023-09-27 09:45 ? 次閱讀

DFX模式下要求在設(shè)計的頂層文件,每個RP對應(yīng)的RM只以一個空的接口形式存在,這樣對頂層綜合時,RM就是黑盒子。而對每個RM要采用OOC的綜合方式。OOC綜合本質(zhì)上就是工具不會對設(shè)計的輸入/輸出端口插入IBUF/OBUF,同時生成該模塊對應(yīng)的網(wǎng)表文件。不論是第三方工具還是Vivado都是如此。對RM執(zhí)行OOC綜合,這在DFX過程中是必要的。在后續(xù)布局布線時,工具要依次讀入靜態(tài)區(qū)的網(wǎng)表文件(RM為黑盒子)、每個RP對應(yīng)的RM的網(wǎng)表文件,這樣才能形成完整的網(wǎng)表文件。這就要求同一個RP下的所有RM的輸入/輸出端口必須完全相同,包括端口的名字、方式、位寬。那么一旦靜態(tài)區(qū)的網(wǎng)表文件和動態(tài)區(qū)的RM的網(wǎng)表文件準備好之后,如何讀入以便Vivado后續(xù)執(zhí)行布局布線?這里我們給出三種可行方法。

方法1:通過add_files命令添加dcp文件

首先,通過create_project命令創(chuàng)建工程:

create_project -part <具體型號> -in_memory

通過add_files添加頂層和各個RP對應(yīng)的dcp

add_files top.dcp

add_files rp1_rm1.dcp

add_files rp2_rm1.dcp

接下來要通過屬性SCOPED_TO_CELLS確保上一步讀入的dcp文件與頂層dcp中的RM的對應(yīng)關(guān)系是正確的。

set_property SCOPED_TO_CELLS [get_cells rp1_rm1] [get_filesrp1_rm1.dcp]

set_property SCOPED_TO_CELLS [get_cells rp2_rm1] [get_filesrp2_rm1.dcp]

之后通過link_design將這些dcp綁定在一起。

link_design -top top -part -reconfig_partitionsrp1_rm1 rp2_rm1

這里的rp1_rm1和rp2_rm1是這兩個RM在頂層中的網(wǎng)表中的名字。

方法2:直接讀入網(wǎng)表文件

該方法適用于網(wǎng)表由第三方綜合工具提供。需要用到命令read_edif。

read_edif top.edn/edf

read_edif rp1_rm1.edn/edf

read_edif rp2_rm1.edn/edf

link_design -top top -part

方法3:打開/讀入checkpoint

open_checkpoint top.dcp

read_checkpoint -cell rp1_rm1 [get_files rp1_rm1.dcp]-strict

-strict用于確保讀入的dcp對應(yīng)模塊的端口與頂層模塊內(nèi)已嵌入的黑盒子端口一致。但是要注意read_checkpoint不支持嵌套的網(wǎng)表。

方法4:打開checkpoint更新設(shè)計

當RM是以EDF或EDN形式存在時,如果已經(jīng)獲取了頂層布局布線后的網(wǎng)表文件,可以使用如下命令:

open_checkpoint top.dcp

lock_design -level routing

update_design -cells rp1_rm1 -from_file rp1_rm1.edf/edn

update_design -cells rp2_rm1 -from_file rp2_rm1.edf/edn

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 命令
    +關(guān)注

    關(guān)注

    5

    文章

    676

    瀏覽量

    21965
  • 網(wǎng)表
    +關(guān)注

    關(guān)注

    0

    文章

    14

    瀏覽量

    7624
  • 布局布線
    +關(guān)注

    關(guān)注

    1

    文章

    87

    瀏覽量

    15154
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    804

    瀏覽量

    66224

原文標題:DFX模式下如何讀入模塊的網(wǎng)表文件

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    什么是DFX技術(shù)?DFX設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎?

    DFX(Dynamic Function eXchange)的前身是PR(部分可重配置,Partial Reconfiguration)。
    的頭像 發(fā)表于 09-21 09:21 ?7024次閱讀
    什么是<b class='flag-5'>DFX</b>技術(shù)?<b class='flag-5'>DFX</b>設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎?

    DFX設(shè)計中Bitstream文件詳解

    Fullconfiguration bitstreams對應(yīng)的是靜態(tài)區(qū)加動態(tài)區(qū)的完整設(shè)計,因此,該文件與傳統(tǒng)的非DFX工程生成的bitstream從文件格式到文件結(jié)構(gòu)均是一致的。同時使
    的頭像 發(fā)表于 12-07 10:45 ?1139次閱讀
    <b class='flag-5'>DFX</b>設(shè)計中Bitstream<b class='flag-5'>文件</b>詳解

    Matlab連續(xù)讀入多個文件的小技巧

    %連續(xù)讀入多個TXT文件indata=[];%讀入文件存放變量for i=1:1:10%讀入文件
    發(fā)表于 02-21 13:45

    Labview讀入txt文件

    怎樣用Labview通過讀入一個txt文件,然后用這個文件做一個動態(tài)的信號仿真?
    發(fā)表于 06-18 20:44

    xilinx EDF已經(jīng)綜合過的網(wǎng)文件怎樣添加到Vivado工程中?

    xilinx EDF已經(jīng)綜合過的網(wǎng)文件怎樣添加到Vivado工程中?買了一個第三方的IP,給出了端口列表和核心模塊發(fā)射機的.edf已經(jīng)綜合過的網(wǎng)
    發(fā)表于 09-07 11:34

    請問在CCS上可以讀入視頻文件嗎?

    想實現(xiàn)一些視頻算法的測試,需要讀入視頻(avi,MP4)。在CCS上可以讀入視頻文件嗎?怎樣實現(xiàn)?
    發(fā)表于 08-02 08:21

    Linux內(nèi)核解讀入

    Linux內(nèi)核解讀入門關(guān)鍵詞:Linux, 內(nèi)核,源代碼一.核心源程序的文件組織: 1. Linux核心源程序通常都安裝在/usr/src/linux,而且它有一個非常簡單的編號約定:任何偶數(shù)的核
    發(fā)表于 01-16 14:40 ?103次下載

    CAM350讀入文件出錯怎么辦?

    CAM350讀入文件出錯怎么辦? 文件的擴展名不同,只是輸出底片文件的CAD軟件不同罷了,其實質(zhì)是一樣的,都是Gerber File。可能造成我們輸入錯誤的因素
    發(fā)表于 01-29 19:53 ?2517次閱讀

    PCB板DFX工藝性要求

    PCB板DFX工藝性要求PCB板DFX工藝性要求
    發(fā)表于 07-26 16:29 ?0次下載

    簡述DFX理念與產(chǎn)品研發(fā)(一)

    制造各有各的流程及理念,你研發(fā)我制造,這種模式的結(jié)果往往是1+1《1的,產(chǎn)品量產(chǎn)后需花費大量的成本去改善設(shè)計問題。 DFX的理念要求研發(fā)和制造相互協(xié)同,在產(chǎn)品開發(fā)階段就將DFX的思想融入到產(chǎn)品開發(fā)中,實現(xiàn)1+1》2,以DFM來說
    的頭像 發(fā)表于 09-28 16:01 ?3159次閱讀

    淺析Vivado在非工程模式的FPGA設(shè)計流程

    提高FPGA的設(shè)計效率。 非工程模式基本命令列表 ? ? 命令 功能 read_edif 將EDIF或者NGC網(wǎng)導(dǎo)入當前工程的設(shè)計源文件
    的頭像 發(fā)表于 06-19 10:52 ?2550次閱讀
    淺析Vivado在非工程<b class='flag-5'>模式</b><b class='flag-5'>下</b>的FPGA設(shè)計流程

    Orcad怎么輸出所有文件網(wǎng)

    Orcad中不同的工程文件,怎么輸出所需要工程文件網(wǎng)呢?
    的頭像 發(fā)表于 02-23 14:49 ?5247次閱讀
    Orcad怎么輸出所有<b class='flag-5'>文件</b>的<b class='flag-5'>網(wǎng)</b><b class='flag-5'>表</b>

    如何將包含XIlinx IP的用戶模塊封裝成網(wǎng)文件

    那么如何將包含XIlinx IP的用戶模塊封裝成網(wǎng)文件,下面將給出詳細步驟
    的頭像 發(fā)表于 05-18 11:12 ?1354次閱讀
    如何將包含XIlinx IP的用戶<b class='flag-5'>模塊</b>封裝成<b class='flag-5'>網(wǎng)</b><b class='flag-5'>表</b><b class='flag-5'>文件</b>

    DFX可制造性設(shè)計與組裝技術(shù)

    今天分享是《DFX可制造性設(shè)計與組裝技術(shù)》 資料
    的頭像 發(fā)表于 12-11 11:10 ?788次閱讀
    <b class='flag-5'>DFX</b>可制造性設(shè)計與組裝技術(shù)

    如何在AMD Vivado? Design Tool中用工程模式使用DFX流程?

    本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過程中要把具體步驟映射到相應(yīng)的
    的頭像 發(fā)表于 04-17 09:28 ?710次閱讀
    如何在AMD Vivado? Design Tool中用工程<b class='flag-5'>模式</b>使用<b class='flag-5'>DFX</b>流程?