0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何用Calibre給版圖加Metal fill/dummy呢?

jf_tpHP8OJR ? 來源:集成電路設(shè)計及EDA教程 ? 作者:Horizon Qiao ? 2023-10-07 10:31 ? 次閱讀

背景知識:

Metal fill - DRC/DFM

Layout中對metal/poly/AA和via等有density的要求(window based max density和min density還有其他)。這其中有DRC的部分,也有DFM的部分,前者是必須要滿足的,否則在你將GDS交付給Foundary之后也是會被打回來的。而后者是出于良率的考量,對于非商用芯片而言不是很重要,甚至也不用做Check。但是對于商用芯片而言,為了減少廢片/降低成本,一般都會在PR階段做一些優(yōu)化以及檢查。

為了滿足這些要求,一般都會在Layout里面添加Dummy/metal fill甚至是Track based metal fill。

Timing的影響

在28nm以及之前的工藝中,Dummy metal對Timing的影響不是很大,因此一般在PR工具中做完布局布線之后導(dǎo)出GDS,然后進(jìn)行Layout merge,然后用Calibre對Layout添加Dummy即可。此時不考慮Dummy對Timing的影響重新抽RC進(jìn)行STA也是可以的。當(dāng)然Star RC也提供了相應(yīng)的解決方案,可以考慮Dummy metal來抽取RC,保險起見也可以用這種方法來抽RC重新進(jìn)行STA對Timing進(jìn)行Signoff。

在28nm之后的工藝甚至先進(jìn)工藝?yán)锩?,用這種方法來添加Dummy就不是特別合適了,因為它們對Timing的影響蠻大的,很多時候需要做Timing aware的Dummy insertion?,F(xiàn)在的ICC/ICC2可以調(diào)用ICV做In-design的metal fill insertion,可以enable timing aware,也可以disable。

這里分享一下用Calibre基于layout merge之后的GDS來添加Dummy(包括metal, via, poly, AA等)的流程。

步驟:

在自己的版圖通過了DRC和LVS之后,在Tape out之前,需要依次進(jìn)行以下操作:

加Seal Ring,檢查DRC,當(dāng)只剩下AA(有源區(qū))間距、密度這種錯誤后,做第二步(AA間距問題后邊可以通過加AA的Dummy來解決,同理,密度問題也是);

用腳本加Dummy,檢查DRC、LVS。

如果是數(shù)字版圖,需要將版圖進(jìn)行合并(Merge),并導(dǎo)出完整的GDS版圖,最好將GDS的Cell名和GDS名字一樣。打開該版圖,在上面加入border層,且border層的左下角為(0,0),右上角與版圖重合,因為后邊加Dummy就是在該區(qū)域內(nèi)部加的。將該GDS文件與下面所述的dfm文件放到一個目錄內(nèi),并在該目錄下運行以下命令:

calibre -drc -hier xxx.dfm

從Foundry官網(wǎng)上下載Calibre加Dummy的dfm文件,如下圖所示,進(jìn)行修改,根據(jù)所用工藝層次決定插入那些層次的Dummy。

例如,SMIC 40 nm 1P 8M 2TM工藝,用到的層次如下:

M1 M2 M3 M4 M5 M6 TM1 TM2

V1 V2 V3 V4 V5 TV1 TV2

文件中沒有出現(xiàn)的層次說明不用加Dummy,例如(TV1和TV2);且設(shè)計中沒有用到的層次都設(shè)置為NO,例如M7 M8 V6 V7 MTT2

另外一處要修改的地方如右圖所示,primary后邊填寫導(dǎo)出版圖top cell的名字,path是gds的名字。

wKgaomUgwzWAeK5cAAEU0VB_S64293.jpg

wKgaomUgwzWAa3kNAAEkjKASCCE954.jpg

運行該命令后便會在該目錄內(nèi)部生成兩個文件,其中一個是dummy的GDS文件。

wKgZomUgwzWAbqp_AACMiMZEP0w752.jpg

新建一個庫,導(dǎo)入之前導(dǎo)出的gds版圖以及dummy的版圖

wKgZomUgwzWAXUkOAAAeU5MAHLc754.jpg

wKgZomUgwzWACgkgAAAQgibHRA4278.jpg

wKgaomUgwzWAc-AGAAAmawEW7sI463.jpg

wKgaomUgwzWAZyYbAAAmAwIbatU687.jpg

選中頂層Cell進(jìn)行Copy,然后用instance的方式將dummy加入其中,不要用新建Cell,然后將頂層Cell和dummy都用instance的方式進(jìn)行例化,因為這樣的話進(jìn)行LVS,會發(fā)現(xiàn)軟件根本不識別里面在PAD上打的標(biāo)簽,不認(rèn)為它們是port,會出現(xiàn)很多LVS錯誤。

同樣,也不能將某些SRAM進(jìn)行flatten,這樣會平白無故多出來很多port,同樣會出現(xiàn)很多LVS錯誤。

wKgZomUgwzWAOMnwAAAgFI7WDPQ932.jpg

wKgZomUgwzWAe1FaAAAiQkXZcYU443.jpg

wKgZomUgwzWAIVjsAAHP1VCQUdQ153.jpg

選中那個dummy的instance,點擊q,修改屬性,將原點坐標(biāo)均改為(0,0)

wKgaomUgwzWAGFKhAAAdRyO4Hd0896.jpg

得到下圖所示,對于規(guī)模很大的Layout,不要顯示全部層次,否則會很卡,甚至軟件會崩潰,直接用這種狀態(tài)做DRC,LVS即可。

wKgaomUgwzWAIo3oAAQmW5zVCNI184.jpg

對于上面這些復(fù)雜的操作,其實我們都可以用Makefile和Calibredrv來完成,且非常方便、簡單。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7365

    瀏覽量

    163089
  • sram
    +關(guān)注

    關(guān)注

    6

    文章

    757

    瀏覽量

    114450
  • Layout
    +關(guān)注

    關(guān)注

    14

    文章

    398

    瀏覽量

    61496
  • DRC
    DRC
    +關(guān)注

    關(guān)注

    2

    文章

    146

    瀏覽量

    35979
  • SRAM存儲器
    +關(guān)注

    關(guān)注

    0

    文章

    88

    瀏覽量

    13243
  • GDS
    GDS
    +關(guān)注

    關(guān)注

    0

    文章

    26

    瀏覽量

    6215

原文標(biāo)題:用Calibre給版圖加Metal fill/dummy

文章出處:【微信號:集成電路設(shè)計及EDA教程,微信公眾號:集成電路設(shè)計及EDA教程】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    版圖設(shè)計-上海

    calibre版圖工具的使用; 3、了解CMOS工藝、熟悉CMOS及高壓BCD設(shè)計規(guī)則; 4、能讀懂Command file文件; 5、具有良好的溝通能力和團(tuán)隊合作精神。歡迎朋友自薦或推薦!我的QQ:2860394305電話:0755-66606920 有意者簡歷可發(fā)
    發(fā)表于 03-28 18:04

    Mentor工具簡介Calibre物理驗證系列

    。Calibre DRC-H通常可以和設(shè)計規(guī)則檢查(DRC)以及光學(xué)工藝校正(OPC)配合使用。〓 Calibre LVS  作為Mentor Graphics公司工作在展平模式下的版圖與原理圖對照(LVS)工具
    發(fā)表于 08-28 11:58

    基于Cadence與Mentor的CMOS模擬集成電路版圖該如何去設(shè)計?

    基于Cadence virtuoso與Mentor Calibre的CMOS模擬集成電路版圖該如何去設(shè)計?怎樣去驗證一種基于Cadence virtuoso與Mentor Calibre的CMOS模擬集成電路
    發(fā)表于 06-22 06:12

    版圖Calibre進(jìn)行PEX時遇到問題,請問該如何去解決?

    版圖Calibre進(jìn)行PEX時遇到問題,請問該如何去解決?
    發(fā)表于 06-22 07:18

    請問Calibre電路版圖W L是怎么各自計算出來的?

    請問Calibre電路版圖W L是怎么各自計算出來的?
    發(fā)表于 06-23 08:03

    基于calibre的MIC總線控制器專用集成電路版圖檢查

    摘要:本文通過Calibre工具在MIC總線控制器遠(yuǎn)程模塊專用集成電路版圖中的應(yīng)用,闡述了Calibre版圖檢查工具較之通常使用的Dracula工具的諸多優(yōu)點,介紹了基于
    發(fā)表于 05-14 09:08 ?0次下載

    應(yīng)用Calibre xRC輔助模擬電路版圖糾錯

    在模擬電路設(shè)計中,在版圖完成之后進(jìn)行帶寄生參數(shù)仿真是必要的,該仿真能夠檢查實際的版圖在多大程度上符合我們的設(shè)計要求。Calibre xRC 是一款優(yōu)秀的版圖寄生電阻電容抽
    發(fā)表于 07-04 11:37 ?0次下載

    在IC版圖設(shè)計中dummy的作用

    在IC版圖設(shè)計中除了要體現(xiàn)電路的邏輯或功能確保LVS驗證正確外,還要增加一些與LVS(電路匹配)無關(guān)的圖形,以減小中間過程中的偏差,我們通常稱這些圖形為dummy layer。 dummy
    發(fā)表于 10-24 10:56 ?4.5w次閱讀
    在IC<b class='flag-5'>版圖</b>設(shè)計中<b class='flag-5'>dummy</b>的作用

    dummy電阻的作用及注意事項

    制造性,防止芯片在制造過程中由于曝光過渡或不足而導(dǎo)致的蝕刻失?。喝缭趖apeout的時候會檢查芯片的density,插入dummy metal、dummy poly、dummy dif
    發(fā)表于 10-24 14:12 ?1.3w次閱讀

    StarRC教程-如何基于Dummy/Metal Fill GDS抽取寄生RC文件

    Metal Fill或者說Dummy Metal對Timing是有影響的,在比較老的工藝、規(guī)模比較小的Design中影響是比較小的,甚至不考慮它們對于Timing的影響去流片也不是說一
    的頭像 發(fā)表于 12-08 10:00 ?6019次閱讀

    100分的Calibre只發(fā)揮了60分的作用?

    Siemens的Calibre是業(yè)內(nèi)權(quán)威的版圖驗證軟件,被各大Foundry廠廣泛認(rèn)可。用戶可以直接在Virtuoso界面集成Calibre接口,調(diào)用版圖驗證結(jié)果數(shù)據(jù),使用起來極為方便
    的頭像 發(fā)表于 07-14 11:33 ?564次閱讀
    100分的<b class='flag-5'>Calibre</b>只發(fā)揮了60分的作用?

    到底誰能提升Calibre的效率?

    Siemens的Calibre是業(yè)內(nèi)權(quán)威的版圖驗證軟件,被各大Foundry廠廣泛認(rèn)可。用戶可以直接在Virtuoso界面集成Calibre接口,調(diào)用版圖驗證結(jié)果數(shù)據(jù),使用起來極為方便
    的頭像 發(fā)表于 07-25 10:30 ?956次閱讀
    到底誰能提升<b class='flag-5'>Calibre</b>的效率?

    如何提升跑Calibre效率?

    Siemens的Calibre是業(yè)內(nèi)權(quán)威的版圖驗證軟件,被各大Foundry廠廣泛認(rèn)可。用戶可以直接在Virtuoso界面集成Calibre接口,調(diào)用版圖驗證結(jié)果數(shù)據(jù),使用起來極為方便
    的頭像 發(fā)表于 08-09 09:24 ?1281次閱讀
    如何提升跑<b class='flag-5'>Calibre</b>效率<b class='flag-5'>呢</b>?

    如何在Virtuoso界面集成Calibre接口

    Siemens的Calibre是業(yè)內(nèi)權(quán)威的版圖驗證軟件,被各大Foundry廠廣泛認(rèn)可。用戶可以直接在Virtuoso界面集成Calibre接口,調(diào)用版圖驗證結(jié)果數(shù)據(jù),使用起來極為方便
    的頭像 發(fā)表于 08-24 11:14 ?2986次閱讀
    如何在Virtuoso界面集成<b class='flag-5'>Calibre</b>接口<b class='flag-5'>呢</b>?

    100分的Calibre只發(fā)揮了60分的作用是何原因?

    Siemens的Calibre是業(yè)內(nèi)權(quán)威的版圖驗證軟件,被各大Foundry廠廣泛認(rèn)可。用戶可以直接在Virtuoso界面集成Calibre接口,調(diào)用版圖驗證結(jié)果數(shù)據(jù),使用起來極為方便
    的頭像 發(fā)表于 11-15 10:39 ?415次閱讀
    100分的<b class='flag-5'>Calibre</b>只發(fā)揮了60分的作用是何原因?