內(nèi)核本地中斷(CLINT)
下圖為CLINT示意圖,CLINT通過固定的中斷號和優(yōu)先級,可將軟件中斷或定時器中斷直接發(fā)送給指定的hart,該過程沒有仲裁。
CLINT 占地面積小,可直接向 hart 提供軟件、定時器和外部中斷。CLINT 塊還保存與軟件和定時器中斷相關的內(nèi)存映射控制和狀態(tài)寄存器。
CLINT 優(yōu)先級和搶占
CLINT 具有固定的優(yōu)先級方案,但不支持給定特權級別內(nèi)的嵌套中斷(搶占)。然而,較高的特權級別可能會搶占較低的特權級別。CLINT
提供兩種操作模式,直接模式和向量模式。
在直接模式下,所有中斷和異常都會捕獲到 mtvec.BASE。
在向量模式下,異常trap到 mtvec.BASE,但中斷將直接跳轉(zhuǎn)到它們的向量表索引。
CLINT向量表
CLINT向量表如下:
CLINT 向量表填充有跳轉(zhuǎn)指令,因為硬件首先跳轉(zhuǎn)到向量表中的索引,然后再跳轉(zhuǎn)到處理程序。所有異常類型都trap到表中的第一個條目是mtvec.BASE。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
控制器
-
內(nèi)核
-
中斷
-
RISC
-
sifive
相關推薦
Fault 優(yōu)先級為負(高于普通中斷優(yōu)先級)且不可調(diào)整。接著簡單了解一下中斷優(yōu)先級(NVIC.)STM32嵌套向量
發(fā)表于 04-15 14:14
,則中斷控制器根據(jù)他們的響應優(yōu)先級高低來決定先處理哪一個;如果他們的搶占式優(yōu)先級和響應優(yōu)先級都相等,則根據(jù)他們在
發(fā)表于 07-06 03:27
、使能CPU處理器接口上的中斷信號。 2、CPU處理器應答(ACK)對應中斷。(ack由操作系統(tǒng)中斷控制器驅(qū)動實現(xiàn)) 3、指示
發(fā)表于 08-29 08:39
stm32的中斷具有不同的優(yōu)先級,可以使用NVIC(嵌套向量中斷控制器,Nested Vectored Interrupt Controller)來控制。 一、基本原理介紹 stm32
發(fā)表于 08-13 08:46
在usart.c上增加配置NVIC優(yōu)先級中斷控制器NVIC_InitTypeDef Nvic_init;//misc.hNVIC_PriorityGroupConfig
發(fā)表于 08-16 08:50
Cortex M內(nèi)核中每個中斷都有一個8位的優(yōu)先級設置寄存器這個8位的寄存器可以分為搶占優(yōu)先級和子優(yōu)先級
發(fā)表于 01-25 06:07
LM3S系列微控制器中斷優(yōu)先級應用筆記
正常的程序被暫時中止,處理器便進入異常。所有異??梢酝ㄟ^NVIC(嵌套向量中斷控制器)進行
發(fā)表于 03-26 09:28
?36次下載
時,這兩個中斷將沒有嵌套關系,當一個中斷到來后,如果正在處理另一個中斷,這個后到來的中斷就要等到前一個中斷處理完之后才能被處理。如果這兩個
發(fā)表于 10-13 11:48
?5323次閱讀
Cortex支行中斷嵌套, 允許高優(yōu)先級的中斷搶占低優(yōu)先級的中斷。 Cortex M3/M4可支
發(fā)表于 10-14 16:31
?1.1w次閱讀
“嵌套向量中斷控制器(NVIC)”用以管理中斷事件。其中M0和M4提供的中斷優(yōu)先級及個數(shù)不一致,為了讓您更加簡單的使用這一功能,下面小編將以SWM190為例,給大家展示如何使用SWM系
發(fā)表于 06-04 12:08
?3452次閱讀
Cortex M內(nèi)核中每個中斷都有一個8位的優(yōu)先級設置寄存器這個8位的寄存器可以分為搶占優(yōu)先級和子優(yōu)先級
發(fā)表于 12-01 11:51
?4次下載
STM32中斷優(yōu)先級和開關總中斷一,中斷優(yōu)先級:STM32(Cortex-M3)中的優(yōu)先級概念S
發(fā)表于 01-14 15:24
?13次下載
STM32NVIC中斷優(yōu)先級管理1. 優(yōu)先級先后順序搶占優(yōu)先級高于響應優(yōu)先級(又稱子優(yōu)先級),數(shù)
發(fā)表于 01-14 15:29
?1次下載
首先我們需要知道什么是中斷優(yōu)先級:中斷優(yōu)先級是CPU響應中斷的先后順序
發(fā)表于 05-18 15:10
?2.6w次閱讀
的。 U54內(nèi)核的平臺級中斷控制器 (PLIC) 最多可支持 132 個具有 7 個優(yōu)先級的外部中斷源。 Memory Map U54 內(nèi)核 PLIC
發(fā)表于 10-07 17:53
?1111次閱讀
評論