輸入等效噪聲電壓與等效噪聲電流簡(jiǎn)析

有源器件的輸入等效噪聲是一個(gè)虛構(gòu)的量，它不能在電路的輸入端實(shí)際測(cè)量到，它只是在輸出端測(cè)量到的噪聲除以電路增益，而等效到輸入端，目的是便于比較不同電路的噪聲特性。

在以上的討論中，我們假定了輸入?yún)⒖荚肼暱梢杂门c輸入串聯(lián)的一個(gè)電壓源來(lái)模擬。如果電路的輸入阻抗不是非常大，且信號(hào)源的源阻抗并不是可忽略，那么這種表示一般是不完善的。要知道原因，可以考慮圖(a)的共源級(jí)電路，這里Cin表示輸入電容，為簡(jiǎn)單起見(jiàn)忽略1/f噪聲。

由式計(jì)算得到電路的輸入?yún)⒖荚肼曤妷簽?kT/( 3gm)十4kT/(gmgmRD)?，F(xiàn)在假設(shè)前級(jí)電路用一個(gè)有感性輸出阻抗的戴維南等效電路來(lái)模擬(圖b)，為計(jì)算噪聲把電路簡(jiǎn)化為如圖(c)所示，我們嘗試找出當(dāng)L1增加時(shí)的輸出噪聲。

由于電壓分配在sL1和1/( sCin)上，Vn在M1柵極上的影響以及因此在輸出端的影響，隨L1趨于無(wú)窮大時(shí)變成零。但是，這個(gè)結(jié)果是錯(cuò)誤的，因?yàn)殡娐返妮敵鲈肼暤扔?8kT/3)gmRD*RD+4kTRD，并且與L1和Cin無(wú)關(guān)。

讓我們對(duì)討論的問(wèn)題進(jìn)行總結(jié)。如果電路的輸入阻抗有限，僅用一個(gè)電壓源模擬輸入?yún)⒖荚肼?，意味著?dāng)信號(hào)源Vn的阻抗變大時(shí)輸出噪聲趨于零，這是個(gè)錯(cuò)誤的結(jié)論。

為解決這個(gè)問(wèn)題，我們用一個(gè)串聯(lián)電壓源接一個(gè)并聯(lián)電流源一起來(lái)模擬輸入?yún)⒖荚肼暎鐖D(d)所示，這樣如果前級(jí)電路的輸出阻抗假設(shè)值很大,從而減小了Vn的作用,但I(xiàn)n的在輸入端產(chǎn)生噪聲?？梢宰C明，用Vn和In一起表示輸入噪聲是必需的，并且足以表示任何線性二端口電路的噪聲。

圖d

我們?nèi)绾斡?jì)算Vn和In呢？因?yàn)閷?duì)于任何信號(hào)源阻抗,該模型都是正確的，所以考慮兩種極限情況：信號(hào)源阻抗為零和無(wú)窮大。如圖(e)所示，如果信號(hào)源阻抗是零，In不產(chǎn)生電壓對(duì)輸出噪聲沒(méi)有影響，在這種情況下測(cè)出的輸出噪聲僅由Vn產(chǎn)生。

同樣地，如果輸入是開(kāi)路的(圖f)，那么Vn對(duì)輸出沒(méi)有影響，而輸出噪聲僅由In產(chǎn)生。即：輸入端信號(hào)源內(nèi)阻足夠小或短路時(shí)，測(cè)的輸出噪聲除以增益，就是Vn。而信號(hào)源開(kāi)路時(shí)，測(cè)的輸出噪聲除以增益，就是In。一般情況下使用Vn/In共同模擬輸入噪聲。