RISC-V與NoC：開(kāi)創(chuàng)差異化的新途徑

設(shè)計(jì)人員在實(shí)現(xiàn)RISC-V解決方案的差異化方面有多種途徑可供選擇，

1）根據(jù)規(guī)范自定義和擴(kuò)展各種RISC-V核心

2）圍繞一個(gè)或多個(gè)RISC-V內(nèi)核的完整片上系統(tǒng)(SoC)設(shè)計(jì)中選擇和組裝IP模塊。

一個(gè)新的趨勢(shì)正在興起，即使用片上網(wǎng)絡(luò)(NoC)而不是簡(jiǎn)單的總線結(jié)構(gòu)來(lái)互連RISC-V內(nèi)核和其他IP塊，不僅適用于高端領(lǐng)域，而且在解決許多SoC設(shè)計(jì)挑戰(zhàn)時(shí)具有潛力，尤其是在數(shù)據(jù)必須高效流動(dòng)的各種工作負(fù)載中。

過(guò)去，常常以門數(shù)、內(nèi)核數(shù)量和外圍模塊的簡(jiǎn)單計(jì)算來(lái)衡量SoC設(shè)計(jì)的性能潛力。隨著技術(shù)的不斷發(fā)展，互連方案現(xiàn)在已經(jīng)成為定義SoC性能的關(guān)鍵因素之一。新的性能層次正在不斷涌現(xiàn)，互連從簡(jiǎn)單的總線結(jié)構(gòu)演變?yōu)楦訌?fù)雜的解決方案。

Semico Research表示，現(xiàn)在互連方案已經(jīng)在SoC性能層次之間劃定了界限，并引入了新的性能等級(jí)，更新定義考慮了多核設(shè)計(jì)的普及、復(fù)雜設(shè)計(jì)的高標(biāo)準(zhǔn)以及"微控制器"和"SoC"之間的模糊邊界。門數(shù)不再被視為衡量性能的標(biāo)準(zhǔn)，現(xiàn)代處理器核心可以擁有大量門?；ミB的復(fù)雜性則取決于子系統(tǒng)和不同IP塊之間的不同。

根據(jù)Semico的性能等級(jí)，可以將SoC劃分為不同的層次。在最低端，可以使用簡(jiǎn)單的總線結(jié)構(gòu)，適用于具有單個(gè)處理器核心和低占用率外圍設(shè)備的部件，這些外圍設(shè)備不會(huì)競(jìng)爭(zhēng)總線資源。在稍高一級(jí)的SoC中，可能包括一些競(jìng)爭(zhēng)片上帶寬和處理器核心的外圍設(shè)備，這些設(shè)備被稱為"商品控制器層"。更高一級(jí)的SoC則包括多個(gè)內(nèi)核和多個(gè)IP子系統(tǒng)，每個(gè)子系統(tǒng)都使用了經(jīng)過(guò)調(diào)整的互連技術(shù)。

01.NoC的嶄露頭角

隨著更強(qiáng)大的RISC-V內(nèi)核的出現(xiàn)，RISC-V迅速提升了各種性能等級(jí)，包括Semico的低端性能等級(jí)。對(duì)于較高層次的復(fù)雜互連方案，RISC-V設(shè)計(jì)人員可能會(huì)缺乏經(jīng)驗(yàn)。Frank Schirrmeister（Arteris）"TileLink可能是RISC-V互連的第一個(gè)想法，但在更復(fù)雜的情景中使用可能會(huì)變得困難。"

NoC的優(yōu)勢(shì)在于它能夠使用不同的協(xié)議連接子系統(tǒng)，因此SoC設(shè)計(jì)人員可能需要處理多種不同復(fù)雜度的協(xié)議。例如，對(duì)于簡(jiǎn)單的IP塊連接，AXI協(xié)議提供了公平的競(jìng)爭(zhēng)環(huán)境。而對(duì)于具有協(xié)同處理塊的多核解決方案，則需要CHI協(xié)議來(lái)確保緩存一致性。此外，I/O內(nèi)存共享有助于形成更快速的CXL互連。Schirrmeister繼續(xù)說(shuō)道："當(dāng)需要與各種子系統(tǒng)和協(xié)議共同優(yōu)化計(jì)算和數(shù)據(jù)傳輸時(shí)，NoC是更好的解決方案。"

02.RISC-V內(nèi)核與NoC的完美配對(duì)

將RISC-V內(nèi)核與NoC配對(duì)將會(huì)是什么樣子呢？創(chuàng)建一個(gè)可重復(fù)使用的小芯片，結(jié)合了RISC-V內(nèi)核、機(jī)器學(xué)習(xí)加速IP和標(biāo)準(zhǔn)外圍設(shè)備，適用于各種邊緣AI應(yīng)用。這個(gè)設(shè)計(jì)還包括了智能內(nèi)存控制器(SMC)，用于提供高性能的內(nèi)存連接，特別適用于內(nèi)存密集型應(yīng)用和服務(wù)器級(jí)內(nèi)存連接。未命名的"小芯片鏈路"可能是UCIe，這是一種相對(duì)較新的規(guī)范，針對(duì)更緊密的小芯片集成進(jìn)行了優(yōu)化。在新的子系統(tǒng)互連出現(xiàn)時(shí)，調(diào)整NoC的一部分比重新設(shè)計(jì)整個(gè)芯片范圍的結(jié)構(gòu)更容易管理。

03.降低風(fēng)險(xiǎn)，加速上市時(shí)間

這個(gè)設(shè)計(jì)看起來(lái)很復(fù)雜，但大多數(shù)RISC-V應(yīng)用目前可能并不那么復(fù)雜，隨著創(chuàng)新步伐的加快，當(dāng)今先進(jìn)的RISC-V多核部件將成為明年的SoC的核心價(jià)值所在。將RISC-V內(nèi)核與NoC配對(duì)不僅可以降低風(fēng)險(xiǎn)，還可以縮短復(fù)雜SoC設(shè)計(jì)的上市時(shí)間。此外，NoC還提供了其他優(yōu)勢(shì)，如更高的帶寬和更有效的電源管理?？紤]到不同協(xié)議的組合，RISC-V設(shè)計(jì)中的NoC正在成為一種強(qiáng)大的解決方案。