gate_en信號中的clock gating有什么用呢？

直接上硬菜，請問下面電路什么功能？

畫出電路、畫出波形，設(shè)計意圖一目了然，筆者一直推薦這種設(shè)計方案風格，畫出電路圖、波形圖絕對是設(shè)計輔助利器。

同學問，這個gate_en信號就已經(jīng)是一個三分頻信號了,圖中這個clock gating 有什么用呢？

答：這個在景芯SoC培訓里面專門講過，雖然是三分頻但是畢竟不是clock，只是reg的輸出，驅(qū)動力不足，很少用這種三分頻的信號去作為clock采數(shù)據(jù)。所以分頻信號當EN信號用，接ICG的EN。

問：netlist flow第一步插mbist的時候報錯說：

dft_cell_selection wrapper doesn't contain an entry for cell_type 'PosedgeSynchronizerReset'，工藝庫里面是沒有這種cell的，這種情況該怎么處理?

缺上升沿復(fù)位的同步器，如命令提示，我們直接將use_rtl_synchronizer_cell設(shè)置為on，默認是auto。

use_rtl_synchronizer_cell on

另外注意：

use_synchronizer_cell_with_reset on ，這個命令默認是on。

那么請問，netlist flow為何use_rtl_synchronizer_cell設(shè)置為auto就不行？

審核編輯：劉清