信號阻抗、串擾、關(guān)鍵網(wǎng)絡(luò)拓撲鏈路與眼圖仿真分析實例技巧

Cadence Sigrity Aurora 分析的準確性如何？

答：Sigrity Aurora 仿真分析的準確性高度依賴于模型、輸入信號、仿真環(huán)境和參數(shù)設(shè)置的準確性。準確的模型來描述Sigrity Aurora的特性和行為是保證仿真準確性的前提。

其次輸入信號應(yīng)該與實際應(yīng)用中的信號相匹配，包括數(shù)據(jù)速率、幅度、時鐘頻率等。

再次，仿真環(huán)境應(yīng)包括準確的電路拓撲、傳輸線線性和非線性特性、噪聲、干擾等因素，以模擬實際的通信環(huán)境。

最后正確設(shè)置仿真參數(shù)和約束也是保證準確性的關(guān)鍵。例如，仿真時鐘頻率、仿真時間、仿真步長等參數(shù)需要根據(jù)具體應(yīng)用和目標來選擇和設(shè)置。確保這些因素準確可靠，并與實際應(yīng)用情況相匹配，可以提高仿真分析的準確性。

此外，進行實際物理驗證和測試也是評估仿真分析準確性的重要手段。

2

在 Allegro PCB 設(shè)計中，材料表格中找不到特定材料信息時，可以從哪些網(wǎng)站或論壇獲取？

答：1. 電子元器件供應(yīng)商網(wǎng)站：許多電子元器件供應(yīng)商網(wǎng)站提供了詳細的產(chǎn)品信息，包括材料參數(shù)、規(guī)格書、技術(shù)數(shù)據(jù)等。常見的供應(yīng)商網(wǎng)站包括 Digi-Key、Mouser、RS Components、Farnell等。

2. PCB 設(shè)計社區(qū)和論壇：有許多專門討論 PCB 設(shè)計的社區(qū)和論壇，例如 EEVblog、Electronics Stack Exchange、EEWeb 等。在這些社區(qū)中，可以向其他工程師和設(shè)計師提問，以獲取關(guān)于特定材料的信息和建議。

3. 行業(yè)標準和規(guī)范：某些材料可能有行業(yè)標準和規(guī)范，其中包含了材料的詳細說明和推薦。例如，IPC（Institute of Printed Circuits）制定了一些與 PCB 設(shè)計和制造相關(guān)的標準，可以查詢相關(guān)資料了解更多關(guān)于材料的信息。

4. PCB 制造商和供應(yīng)商：與 PCB 制造商和供應(yīng)商聯(lián)系，詢問他們提供的材料選項和規(guī)格。他們通常會提供一份材料清單，涵蓋了所提供的材料的特性和應(yīng)用范圍。

5. 學術(shù)研究文章和技術(shù)資料：學術(shù)研究文章和技術(shù)資料通常會提供關(guān)于特定材料的詳細信息。可以通過學術(shù)數(shù)據(jù)庫（如 IEEE Xplore、Google 學術(shù)搜索）和制造商的技術(shù)資料庫來查找相關(guān)的論文和資料。

3

串擾分析除了應(yīng)用 DDR 等并行相關(guān)領(lǐng)域，還有其他的應(yīng)用場景嗎？

答：1. 高速信號通信：在高速數(shù)字通信領(lǐng)域，如 PCIe、USB、Ethernet 等，串擾分析用于分析和評估通信線路中的信號串擾情況。在高速模擬信號傳輸系統(tǒng)中，如高頻射頻（RF）電路、模擬前端電路等，串擾分析用于評估信號間的相互干擾情況。串擾分析還可以用于評估時鐘和同步信號傳輸線路中的相互干擾情況。通過對這些信號串擾進行仿真和分析，可以優(yōu)化線路設(shè)計以提高數(shù)據(jù)傳輸質(zhì)量，同時提高系統(tǒng)的靈敏度和可靠性。

2. 電源和地線布局：在電子系統(tǒng)中，電源和地線布局對于系統(tǒng)的穩(wěn)定性和抗干擾性能有著重要影響。通過串擾分析，可以評估不同電源和地線布局方案對于系統(tǒng)中信號和電源的串擾情況，從而優(yōu)化布局設(shè)計，提高系統(tǒng)的穩(wěn)定性和抗干擾能力。

4

如何自制 IBIS 模型和 SPICE 模型？

答：

IBIS 模型自制：

收集芯片規(guī)格書和特性數(shù)據(jù)：包括輸入/輸出端口的電氣特性、時序參數(shù)、電流/電壓特性等。

數(shù)據(jù)預處理和格式轉(zhuǎn)換：使用專業(yè)的仿真軟件（如 Sigrity IBIS-AMI 模型創(chuàng)建工具）或腳本，將芯片的特性數(shù)據(jù)進行預處理和格式轉(zhuǎn)換，生成符合 IBIS 模型標準的文本文件。

創(chuàng)建 IBIS 模型文件：使用 IBIS 模型編輯工具，將預處理的特性數(shù)據(jù)輸入到相應(yīng)的字段中，以創(chuàng)建 IBIS 模型文件。

模型驗證和仿真：驗證所創(chuàng)建的 IBIS 模型與芯片規(guī)格書中的數(shù)據(jù)是否一致，并使用仿真工具或 IBIS 模型驗證工具進行仿真驗證。

SPICE 模型自制：

獲取芯片的物理特性：包括芯片的物理特性、電氣參數(shù)、材料屬性等信息。

提取模型參數(shù)：通過實驗和測量（如 DC 測試、AC 測試和時間域測量），測量芯片的特性曲線并提取模型參數(shù)。這些參數(shù)可以是電流-電壓關(guān)系、信號傳輸特性、電容、電感、阻抗等。

創(chuàng)建 SPICE 模型文件：使用 SPICE 模型編輯工具（如 PSpice 或 HSPICE）或文本編輯器，將提取的模型參數(shù)和特性輸入到相應(yīng)的 SPICE 模型代碼中，以創(chuàng)建 SPICE模 型文件。

模型驗證和仿真：驗證所創(chuàng)建的 SPICE 模型與實際芯片的特性是否一致，并使用 SPICE 仿真工具進行電路仿真和驗證。

5

除了系統(tǒng)模型，更改系統(tǒng)會影響原來的仿真結(jié)果嗎？可否重新復制一份進行更改，原來的模型則繼續(xù)保持？

答：在仿真中，IBIS 模型，及 SPCIE 模型更改系統(tǒng)的模型會影響原來的仿真結(jié)果。若更改系統(tǒng)模型并重新運行仿真，原來的模型將不再被使用，仿真將按照新的模型進行計算和分析。因此，更改系統(tǒng)模型可能會導致之前的仿真結(jié)果無效或不適用。

如果想保留原來的模型和仿真結(jié)果，并同時使用新的模型進行仿真，一種可能的方法是創(chuàng)建副本或多個仿真環(huán)境?？梢詫⒃枷到y(tǒng)模型復制一份，并進行相應(yīng)的更改，在復制的模型中使用新的參數(shù)或特性。然后，可以同時運行兩個或多個仿真環(huán)境，分別基于原始模型和更改后的模型進行仿真比較。

請注意，需要確保在更改模型和創(chuàng)建復件時，修改的是獨立的模型文件和仿真環(huán)境，以免影響到原始模型和仿真結(jié)果。此外，還應(yīng)該對新模型的準確性和可靠性進行驗證，并根據(jù)具體情況進行仿真結(jié)果的解讀和比較。

6

直播中使用的 IBIS 模型是否大多需要自己編寫？

答：IBIS 模型一般是由芯片制造商開發(fā)和提供的。在實際應(yīng)用中，對于一些常見和常用的芯片，如處理器、存儲器、接口芯片等，芯片制造商通常會提供與其產(chǎn)品配套的 IBIS 模型。這些模型包含了芯片的電氣特性、時序參數(shù)等信息，且經(jīng)過制造商的驗證和測試，能夠較為準確地反映芯片的行為，以便用戶在系統(tǒng)級仿真中使用。

然而，對于一些特殊或新型的芯片，可能需要自己編寫或修改 IBIS 模型來適應(yīng)特定的仿真需求。編寫或修改 IBIS 模型需要對 IBIS 標準及相關(guān)仿真方法和技術(shù)有一定的了解。如果缺乏相關(guān)經(jīng)驗或知識，建議咨詢芯片制造商或第三方模型供應(yīng)商，以獲取合適的模型文件。當然，也可以通過公眾號留言或發(fā)送郵件至 spb_china@cadence.com 聯(lián)系李老師，李老師在編寫 IBIS 方面有較多的經(jīng)驗。

7

串擾結(jié)果的大小的標準是什么，該如何判斷是否合適？

答：信號串擾的大小通常通過指標來衡量，其中最常用的指標是峰-峰值（P-P值）和零-峰值（Z-P值）。峰-峰值指標是指信號串擾時信號的高點和低點之間的差值。這個指標用來評估串擾信號對目標信號的干擾程度。峰-峰值越大，表示串擾越強。

零-峰值指標是指串擾信號對目標信號的平均值和峰值之間的差值。這個指標用來評估串擾信號對目標信號平均值的偏移程度。零-峰值越大，表示串擾越嚴重。

判斷信號串擾是否合適主要取決于具體的設(shè)計要求和應(yīng)用場景。一般來說，工程師通常需要根據(jù)系統(tǒng)需求和設(shè)計目標來評估信號串擾的合適程度，如果信號串擾超過了系統(tǒng)設(shè)計規(guī)范或?qū)δ繕诵盘柕挠绊戇_到不可接受的程度，就需要采取相應(yīng)的措施來降低串擾。

8

不同型號 DDR 的模型差異大嗎？

答：不同型號的 DDR（雙數(shù)據(jù)速率）模型在電氣特性和時序參數(shù)上有很大的差異。DDR 模型的電氣特性主要包括驅(qū)動和負載模型、恒壓源模型、信號傳輸線模型等。時序參數(shù)是描述 DDR 芯片工作時序的重要指標，包括時鐘頻率、延遲時間、持續(xù)時間、信號傳輸延遲等。不同型號的 DDR 芯片具有不同的架構(gòu)、芯片制造工藝和性能，因此其電氣特性和時序參數(shù)也會有所不同。在使用 DDR 模型進行系統(tǒng)級仿真和設(shè)計時，應(yīng)該選擇適用于具體 DDR 芯片型號的模型，以確保仿真和設(shè)計的準確性和可靠性。