LogiCORE IP AXI UART 16550內(nèi)核簡(jiǎn)介

PG143中文文檔簡(jiǎn)介

LogiCORE IP AXI 通用異步接收發(fā)送器 (UART) 16550 連接到高級(jí)微控制器總線架構(gòu) (AMBA) AXI，為異步串行數(shù)據(jù)傳輸提供控制器接口。該軟 IP 核旨在通過(guò) AXI4-Lite 接口進(jìn)行連接。

本文檔詳述的 AXI UART 16550 集成了帶 FIFO 的PC16550D 通用異步接收器/發(fā)送器數(shù)據(jù)表 [參考文獻(xiàn) 1] 中描述的功能。

AXI UART 16550 IP 核實(shí)現(xiàn)了 PC16550D UART 的硬件和軟件功能，可在 16450 和 16550UART 模式下工作。有關(guān)完整的詳細(xì)信息，請(qǐng)參閱帶 FIFO 的 PC16550D 通用異步接收器/發(fā)送器數(shù)據(jù)表 [參考文獻(xiàn) 1]。

AXI UART 16550 內(nèi)核對(duì)接收到的字符進(jìn)行并行到串行轉(zhuǎn)換。AXI UART 16550 能夠發(fā)送和接收 8、 7、 6 或 5 位字符， 2、 1.5 或 1 個(gè)停止位，奇 偶 校 驗(yàn) 或無(wú)奇偶校驗(yàn)。AXI UART 16550 能夠發(fā)送和接收 8 位、 7 位、 6 位或 5 位字符， 2 位、 1.5 位或 1位停止位，奇數(shù)、偶數(shù)或無(wú)奇偶校驗(yàn)。AXI UART 16550 可以獨(dú)立發(fā)送和接收。

AXI UART 16550 內(nèi)核具有內(nèi)部寄存器，用于監(jiān)控其在配置狀態(tài)下的狀態(tài)。該內(nèi)核可發(fā)出接收器、發(fā)送器和調(diào)制解調(diào)器控制中斷信號(hào)。這些中斷可進(jìn)行屏蔽和優(yōu)先級(jí)排序，并可通過(guò)讀取內(nèi)部寄存器來(lái)識(shí)別。該內(nèi)核包含一個(gè) 16 位可編程波特率發(fā)生器和獨(dú)立的波特率發(fā)生器、16 個(gè)字符長(zhǎng)度的發(fā)送和接收 FIFO?？梢酝ㄟ^(guò)軟件啟用或禁用 FIFO。

AXI UART 16550 內(nèi)核的頂層框圖如圖 1-1 所示

PG143中文文檔前20頁(yè)預(yù)覽

審核編輯：湯梓紅