同步升壓控制器PCB layout檢查注意事項

引言：控制器類型的電源系統(tǒng)因為負載電流大，所以對效率極其敏感，效率反過來又影響著散熱性，此外相對于集成式DC-DC，外置電源開關類型Layout注意點也更多，本節(jié)主要簡述這兩部分內容，也適用于外部電源開關同步降壓控制器。

1. 效率考量

分立式DC-DC的效率百分比等于輸出功率除以輸入功率乘以100%，分析功率損失，以確定是什么限制了效率，哪些變化會產生最大的改進，效率百分比可以表示為：

其中，L1、L2等為個體損失占輸入功率的百分比，雖然電路中所有耗散元件都產生損耗，但控制器電路中主要損耗為：

1：IC VBIAS電流，VBIAS電流是數據表中給出的控制電路電流，其中不包括MOSFET驅動器和控制電流，VBIAS電流通常會導致一個很小的損失（<為0.1%）。

2：INTVCC電流，INTVCC電流是MOSFET驅動器和控制電流的總和。MOSFET驅動器電流源于功率MOSFET的柵極電容的切換，每當MOSFET柵極再次從低電平切換到高電平再切換到低電平時，電荷量dQ從INTVCC流動到GND，所以INTVCC輸出的電流為：

其通常比控制電路電流大得多。在連續(xù)模式中，

其中QT和QB是頂側和底側MOSFET的柵極電荷。

3：直流I2R損耗，這些都來自于MOSFET、檢流電阻、電感和PCB走線的電阻，導致在高輸出電流下的效率下降。

4：底部MOSFET過渡損耗，過渡損耗（Transition Loss）僅適用于底部的MOSFET，并且只有在低輸入電壓下工作時才變得明顯，過渡損失可從：

5：體二極管導通損耗在較高的開關頻率下更顯著，在死區(qū)時間內，頂部MOSFET的損耗為Iout×VDS，其中VDS約為0.7V。在較高的開關頻率下，死區(qū)時間占開關周期的很大百分比，并導致效率下降。

2. 瞬態(tài)響應

可以通過查看負載電流瞬態(tài)響應來檢查控制器的回路響應，開關穩(wěn)壓器需要幾個周期來響應直流負載電流的階躍。當出現負載階躍時，Vout偏移量等于ΔILoad×ESR，其中ESR是Cout的有效串聯(lián)電阻。ΔILoad也開始對Cout充電或放電，產生反饋誤差信號，迫使調節(jié)器適應電流變化并將Vout返回到其穩(wěn)態(tài)值。在該恢復時間期間，可以監(jiān)測Vout是否過度過沖或振鈴，過度過沖和振鈴表明存在穩(wěn)定性問題。

可配置環(huán)路補償允許在廣泛的輸出電容和ESR值范圍內優(yōu)化瞬態(tài)響應，ITH引腳的可用性不僅允許優(yōu)化控制回路行為，而且還提供了直流耦合和交流濾波的閉環(huán)響應測試點，該測試點的直流步進、上升時間和下降真實地反映了閉環(huán)響應的優(yōu)劣。假設主要是二階系統(tǒng)，可以使用在該引腳處看到的過沖的百分比來估計相位裕度或阻尼因子，還可以通過檢查引腳處的上升時間來估計帶寬。

ITH的RC-CC濾波器設置主極點零環(huán)補償，一旦完成了最終的PCB布局并且確定了特定的輸出電容器類型和值，就可以稍微修改這些值以優(yōu)化瞬態(tài)響應。必須選擇輸出電容器，因為各種類型和值決定了環(huán)路增益和相位。上升時間為1us至10us的滿載輸出電流的20%至80%的電流脈沖將產生輸出電壓和ITH引腳波形，該波形將在不破壞反饋回路的情況下提供整體回路穩(wěn)定性的監(jiān)測。

將功率MOSFET和負載電阻直接置于輸出電容器兩端，并用適當的信號發(fā)生器驅動柵極，是產生實際負載階躍條件的一種實用方法。由輸出電流的階躍變化產生的初始輸出電壓階躍可能不在反饋回路的帶寬內，因此該信號不能用于確定相位裕度，這就是為什么最好查看反饋回路中的ITH引腳信號，該信號是濾波和補償的控制回路響應。

環(huán)路的增益將通過增加RC來增加，環(huán)路的帶寬將通過減少CC來增加，如果RC增加的因子與CC減少的因子相同，則零頻率將保持不變，從而在反饋環(huán)路的最關鍵頻率范圍內保持相移不變。輸出電壓穩(wěn)定行為與閉環(huán)系統(tǒng)的穩(wěn)定性有關，并將展示實際的整體電源性能。

第二個更嚴重的瞬態(tài)是由具有大（>1uF）電源旁路電容器的負載的切換引起的，放電的旁路電容器有效地與Cout并聯(lián)，導致Vout快速下降。如果負載開關電阻較低并且被快速驅動，則沒有任何調節(jié)器能夠足夠快地改變其電流輸送以防止輸出電壓的這種突然階躍變化。如果CLoad與Cout之比大于1:50，則應控制開關上升時間，使負載上升時間限制在大約25×Cload，因此10uF電容器需要250us的上升時間，將充電電流限制在約200mA。

3. PCB layout檢查

在PCB layout時，應注意以下幾點來確保電源的正常運行：

1：將底部N-MOSFET MBOT和頂部N-MOSFET MTOP1與Cout放在一個緊湊的區(qū)域中。

2：IC的信號接地引腳和接地回路Cintvcc必須返回的Cout–端，由底部N-MOSFET和電容器形成的路徑應該具有較短走線長度，輸出電容器–端應盡可能靠近底部MOSFET的源極端。

3：電阻分壓器必須連接在Cout的+端子和信號接地之間，并靠近VFB引腳，反饋電阻器連接不應沿著來自輸入電容器的高電流輸入走線。

4：Sense+和Sense-之間的濾波電容器應盡可能靠近IC，確保在感測電阻處使用Kelvin連接進行精確的電流感測。

5：INTVCC去耦電容器承載MOSFET驅動器的電流峰值，在INTVCC和GND引腳旁邊直接放置一個額外的1uF陶瓷電容器，可以大大提高抗噪聲性能。

6：使開關節(jié)點（SW1、SW2）、頂柵節(jié)點（TG1、TG2）和升壓節(jié)點（Boost1、Boost2）遠離敏感的小信號節(jié)點，特別是遠離相反通道的電壓和電流感應反饋引腳。所有這些節(jié)點都有非常大且高速的信號，因此應該保持在控制器的輸出側，并使PCB面積最小。

7：使用改進的“星形接地”技術：在PCB板與輸入和輸出電容器同一側的低阻抗、大銅面積中心接地點連接INTVCC去耦電容器底部、電壓反饋電阻分壓器底端和IC的GND。

4. 特殊設計考量：

1：超過電流感測引腳上的ABS最大額定值可能會導致控制器損壞，由于Sense?引腳直接連接到Vlow，因此建議使用具有適當額定電壓的快速反應二極管來箝位這些引腳，以減少GND以下的電壓尖峰。二極管應放置在控制器IC附近，陰極連接到Sense1-或Sense2-，陽極連接到地面。

圖6-1：二極管防護Sense引腳

2：從控制器IC到外部MOSFET的柵極的TG走線應保持盡可能短，以最小化寄生電感，這種電感會導致電壓峰值，可能超過驅動器的ABS最大額定值并損壞它們。使用一個3Ω電阻和1nF電容可以用來過濾這些尖峰，如圖6-2所示。如果TG走線大于25mm，則必須在TG1和TG2上同時使用該過濾器網絡，1nF電容器應放置在盡可能靠近TG/SW引腳的位置。

圖6-2：TG走線長度大于25mm時使用濾波器

5. Debugging

在測試電路時，使用DC-50MHz示波器電流探針來監(jiān)測電感器中的電流。監(jiān)測輸出開關節(jié)點（SW引腳），使示波器與內部振蕩器同步，并探測實際輸出電壓。檢查在使用中預期的工作電壓和電流范圍內的性能是否滿足要求。工作頻率應保持在輸入電壓范圍（輸入電壓范圍下降到壓降，直到輸出負載下降到低電流操作閾值以下——通常是突發(fā)模式操作中最大設計電流電平的10%）內。

在設計良好、低噪聲的PCB實現中，應在每個周期之間保持較穩(wěn)定的占空比。次諧波率下占空比的變化可能表明電流或電壓感測輸入處存在噪聲耦合或環(huán)路補償不足。如果不需要調節(jié)器帶寬優(yōu)化，則可以使用環(huán)路的補償來優(yōu)化較差的PCB布局帶來的負面影響。只有在檢查了每個控制器的單獨性能后，才能同時打開兩個控制器。當一個控制器通道接近其電流比較器的跳閘點，而另一個通道導通其底部MOSFET時，由于內部時鐘的定相，這在任一通道上的50%占空比附近發(fā)生，并可能導致較小的占空比抖動，但是這種情況比較難發(fā)生。

將VIN從其標稱輸入值開始降低，以驗證高占空比和欠壓鎖定電路的工作情況，同時監(jiān)測輸出。需要檢查在較高的輸出電流或較高的輸入電壓下會不會問題，如果問題伴隨高輸入電壓和低輸出電流模式同時發(fā)生，可以檢查BOOST、SW、TG（可能還有BG）連接和敏感的電壓、電流引腳之間的電容耦合。放置在電流感測引腳兩端的電容器需要直接放置在IC引腳附近，該電容器有助于最小化由于高頻電容耦合引起的差分噪聲注入的影響。