針對直流偏移和諧波干擾的單相鎖相環(huán)

針對電網普遍存在的直流偏移和諧波干擾問題，提出一種基于二階廣義積分器鎖相環(huán)（SOGI-PLL）的改進型鎖相環(huán)算法。該方法在前級二階廣義積分器（SOGI）中增加積分支路并且改為固定頻率結構，以抑制直流偏移和簡化參數(shù)設計；在后級鎖相環(huán)（PLL）環(huán)路中引入滑動平均值濾波器（MAF），去掉比例積分控制器的積分環(huán)節(jié)，以增強濾波性能和加快動態(tài)響應速度。利用伯德圖分析和小信號模型推導等方法，指導改進結構設計，確定相應的參數(shù)。所提出的改進型單相鎖相環(huán)技術可以有效地消除直流偏移和高頻諧波，同時具備良好的動態(tài)性能和穩(wěn)定性。最后，通過Matlab/Simulink仿真和相關實驗證明了該方法的優(yōu)越性。

PART 01：電力系統(tǒng)并網控制技術中的單相鎖相環(huán)問題

全球性環(huán)境污染以及能源危機問題，極大地推動了新能源分布式發(fā)電的發(fā)展。伴隨著越來越多的以風能和太陽能等新能源為主的發(fā)電裝置并入電網，對電力系統(tǒng)的并網控制技術提出了更嚴苛的要求。鎖相技術能夠實時獲取電網基波電壓的相位、幅值，在實現(xiàn)安全穩(wěn)定并網的過程中起著至關重要的作用。其中，鎖相環(huán)（Phase-Locked Loop, PLL）由鑒相器、環(huán)路濾波器和壓控振蕩器組成，結構簡單、易于實現(xiàn)，在電力系統(tǒng)中得到了廣泛應用。

在理想三相并網系統(tǒng)中，使用最多的鎖相技術是基于同步旋轉坐標系的鎖相環(huán)（Synchronous Reference Frame-Phase Locked Loop, SRF-PLL），其特點是運用旋轉坐標系變換的方法來完成鑒相器的功能，具有動態(tài)響應快、軟件實現(xiàn)簡單的特點。而在單相并網系統(tǒng)中，由于電壓相量只有一個，不能直接進行坐標系變換，SRF-PLL實現(xiàn)起來比較困難。為了解決這個問題，通常的做法是利用正交信號發(fā)生器（Quadrature Signal Generator, QSG）產生一個與輸入電壓等幅正交的電壓相量，從而完成旋轉坐標系變換。二階廣義積分器（Second Order Generalized Integrator, SOGI）因為結構簡單、計算量小，具有頻率自適應性以及較好的濾波能力，近年來受到眾多學者的關注，是構成單相PLL的理想選擇。

SOGI作為QSG，配合SRF-PLL構成的單相PLL，被廣泛應用于單相并網系統(tǒng)，通常稱為SOGI-PLL。SOGI-PLL在理想正弦輸入電壓的條件下能夠準確追蹤基波電壓相位，但仍存在以下不足：①雖然單相電壓不存在基波負序分量，但是傳統(tǒng)SOGI不能有效消除電壓中的直流偏移，而且對高次諧波的抑制能力不足；②圖1中，SOGI-PLL的頻率自適應過程是通過SRF-PLL輸出的估算頻率反饋到SOGI來完成的，增加了控制的復雜性，并且使調諧敏感，從而降低穩(wěn)定裕度；③SRF-PLL主要通過調節(jié)PI控制器參數(shù)來提高濾波能力，但是帶寬必須相應地減小，動態(tài)響應變慢。

圖1 SOGI-PLL的結構框圖

PART 02：改進SOGI設計

傳統(tǒng)的SOGI結構不能有效消除輸入電壓中的直流偏移，并且對高次諧波的抑制作用有限。此外，SOGI的傳遞函數(shù)都依賴于中心角頻率，一旦輸入電壓角頻率不等于SOGI的中心角頻率，SOGI輸出的正交信號會存在幅值衰減和相位偏差。因此，為了提高SOGI-PLL在復雜電網環(huán)境下的鎖相性能，有必要對SOGI的結構進行改進和優(yōu)化。

圖2 SOGI的結構框圖

2.1 能夠消除直流偏移的SOGI

在傳統(tǒng)SOGI結構的基礎上，通過添加第三個積分器的方式，增強正交信號發(fā)生器抑制直流偏移的能力。圖3所示的SOGI結構雖然比傳統(tǒng)SOGI具有更強的直流偏移抑制能力，但是仍存在一定的缺陷，由于其輸出正交信號的傳遞函數(shù)都屬于帶通濾波器，仍存在依賴于中心角頻率的問題，當輸入電壓發(fā)生頻率偏移時，會造成輸出信號的幅值衰減和相位偏差，在單相鎖相環(huán)應用場合里，進一步導致估算相位存在穩(wěn)態(tài)誤差。

圖3 消除直流偏移的SOGI

2.2 具有固定頻率結構的SOGI

通常情況下，如圖1所示的頻率自適應結構SOGI-PLL能夠解決電網頻率偏移帶來的問題，然而SOGI和SRF-PLL之間存在反饋耦合回路，會增加控制難度和影響系統(tǒng)穩(wěn)定性。此外，第三條積分支路引入參數(shù)p，加大了正交信號發(fā)生器參數(shù)設計的復雜程度。針對上述問題，本文把可以消除直流偏移的SOGI改成固定頻率結構，簡稱ISOGI，其結構如圖4所示。

圖4 固定頻率結構的SOGI

PART 03：改進SRF-PLL鎖相結構設計

ISOGI能夠有效地抑制輸入電壓中的直流偏移，然而電網諧波干擾的分布頻段很廣，ISOGI的濾波能力不足以完全消除。本文在SRF-PLL結構基礎上，引入MAF來提升濾波性能，并把PI控制器改成P控制器以加快動態(tài)響應速度。

圖5 Tw=0.01s時MAF的伯德圖

MAF是一種線性相位有限脈沖響應濾波器。顯然，MAF具有優(yōu)越的陷波功能，能夠完全濾除頻率為1/Tw整數(shù)倍的諧波含量。其中，Tw是MAF的窗口寬度。然而，MAF需要一個等于其窗口寬度的等待時間才能達到穩(wěn)態(tài)，較大的窗口寬度將導致較慢的MAF瞬態(tài)響應。針對MAF造成的延時問題，本文把PI控制器換成P控制器以加快系統(tǒng)的響應速度。此外，對q軸電壓分量除以d軸電壓分量的商進行反正切函數(shù)運算，能夠消除電壓幅值變化對鎖相環(huán)動態(tài)性能和穩(wěn)定性的影響，并且使系統(tǒng)線性化。圖6是經過誤差補償之后的改進鎖相環(huán)（Improve PLL, IPLL）結構。

圖6 改進的SRF-PLL鎖相結構

PART 04：改進型SOGI-PLL

本文以ISOGI作為正交信號發(fā)生器，以IPLL作為鎖相結構，提出了一種改進型單相鎖相環(huán)，簡稱ISOGI-IPLL，對電網發(fā)生頻率偏移時ISOGI所造成的滯后相位，在該單相鎖相環(huán)的估算相位中進行了補償。

圖7 改進型SOGI-PLL的結構框圖

PART 05：仿真分析

仿真模型搭建在Matlab/Simulink環(huán)境下，采樣頻率設置為10kHz，單相輸入電壓的額定值為220V/50Hz。為了驗證所提ISOGI-IPLL的有效性，本文設置了SOGI-PLL、ISOGI-PLL和SOGI-IPLL作為比較對象。

5.1 電網電壓諧波注入條件下的仿真案例

在單相電壓中注入0.05pu的-5次諧波和0.05pu的+7次諧波。圖8顯示了單相鎖相環(huán)穩(wěn)態(tài)時的估算頻率波形。顯然，ISOGI-IPLL和SOGI-IPLL都能有效消除諧波分量，實現(xiàn)穩(wěn)定鎖頻。但是，ISOGI-PLL受到諧波干擾，輸出頻率有明顯的波動。這說明引入MAF之后，改進鎖相結構IPLL的濾波能力得到了極大的提升。

圖8 諧波注入條件下單相鎖相環(huán)的估算頻率波形圖

5.2 電網電壓直流偏移注入條件下的仿真案例

在單相交流電壓中注入-20V的直流分量，其仿真結果如圖9所示。顯然，直流偏移導致SOGI-IPLL在穩(wěn)態(tài)時存在一倍工頻的頻率振蕩，而ISOGI-IPLL卻能夠穩(wěn)定無差鎖頻，說明ISOGI可以很好地抑制直流偏移。此外，ISOGI-PLL存在二倍工頻的頻率振蕩，從側面驗證了IPLL的濾波能力。

圖9 直流偏移注入條件下單相鎖相環(huán)的估算頻率波形圖

5.3 電網電壓相位跳變條件下的仿真案例

在0.04s時刻，輸入電壓發(fā)生40°的相位跳變，單相鎖相環(huán)估算頻率的動態(tài)響應過程如圖10所示。SOGI-IPLL動態(tài)過程的超調量大約9.12%；而ISOGI-PLL和ISOGI-IPLL的超調量相對較小。ISOGI-PLL需要10個電網周期才能恢復對頻率的準確估算，而SOGI-IPLL和ISOGI-IPLL的恢復時間只需5個電網周期。這說明，去掉積分環(huán)節(jié)之后，IPLL加快了系統(tǒng)的動態(tài)響應過程。

圖10 相位跳變條件下單相鎖相環(huán)的估算頻率波形圖

5.4 電網電壓頻率跳變條件下的仿真案例

在0.05s時刻，輸入電壓發(fā)生+5Hz的頻率跳變，單相鎖相環(huán)估算頻率的動態(tài)響應過程如圖11所示。ISOGI-PLL動態(tài)過程存在較大的超調量，約為24%，而SOGI-IPLL和ISOGI-IPLL幾乎不存在超調量，動態(tài)響應非常平穩(wěn)，沒有穩(wěn)態(tài)誤差，證明改進鎖相結構IPLL能夠很好地解決頻率偏移帶來的相位偏差問題。同樣，ISOGI-PLL需要10個電網周期才能恢復對輸入電壓的頻率追蹤，大約是SOGI-IPLL和ISOGI-IPLL所需時間的兩倍。因此，本文所提ISOGI-IPLL既能保持很快的動態(tài)響應速度，也能減少超調量，從而提高了動態(tài)性能。

圖11 頻率跳變條件下單相鎖相環(huán)的估算頻率波形圖

5.5 電網電壓暫降條件下的仿真案例

在0.02s時刻，輸入電壓發(fā)生-0.5pu的電壓暫降，單相鎖相環(huán)估算頻率的動態(tài)響應過程如圖12所示。傳統(tǒng)SOGI-PLL的動態(tài)響應過程只有4.34%的超調量和39.2ms的調節(jié)時間；而ISOGI-IPLL的動態(tài)響應過程受阻尼系數(shù)取值的影響。當＜0.707時，ISOGI-IPLL的響應曲線存在明顯的振蕩現(xiàn)象，并且超調量過大，調節(jié)時間太長；當0.707≤≤0.9時，隨著的取值逐漸增大，ISOGI-IPLL的超調量從7.62%減小為2.59%，減幅顯著，ISOGI-IPLL的調節(jié)時間從46.1ms縮短到42.3ms，速度加快；當＞0.9時，的數(shù)值過大，導致比例系數(shù)kp過小，ISOGI-IPLL響應曲線的上升時間太長，當電壓頻率/相位受到擾動時，鎖相系統(tǒng)的追蹤速度太慢，影響鎖相精度。顯然，改進結構在解決直流偏移和高次諧波問題的同時，也對鎖相環(huán)的整體動態(tài)性能造成了一定的影響。由上述分析可知，合理選擇的數(shù)值，可以進一步優(yōu)化ISOGI-IPLL的動態(tài)性能。根據實際需求，的取值可在區(qū)間[0.707,0.9]內進行折中選擇。

圖12 電壓暫降條件下單相鎖相環(huán)的估算頻率波形圖

PART 06：實驗驗證

搭建了由可編程交流電源IT7600、基于LV25-P電壓傳感器的信號調理電路與快速原型控制器YXSPACE等組成的實驗平臺。

圖13 實驗平臺

實驗1：電網電壓諧波注入工況

圖14表明，相比于傳統(tǒng)SRF-PLL，本文提出的IPLL結構具備更強的諧波抑制能力。

圖14 實驗1波形圖

實驗2：電網電壓直流偏移注入工況

圖15表明，輸入電壓含有的直流偏移會導致輸出端同時存在單頻振蕩和倍頻振蕩。所提ISOGI可以抑制直流偏移，有效消除單頻振蕩分量；所提IPLL能夠濾除倍頻振蕩干擾。

圖15 實驗2波形圖

實驗3：電網電壓相位跳變工況

圖16表明，當輸入電壓發(fā)生相位跳變時，SOGI-IPLL和ISOGI-IPLL的動態(tài)響應過程相似，調節(jié)時間較短，都有平滑的動態(tài)響應曲線；然而，ISOGI-PLL受到倍頻振蕩干擾，響應速度較慢。

圖16 實驗3波形圖

實驗4：電網電壓頻率跳變工況

圖17表明，當輸入電壓發(fā)生頻率跳變時，SOGI-IPLL和ISOGI-IPLL的動態(tài)響應過程相似，調節(jié)時間較短，都有平滑的動態(tài)響應曲線；然而，ISOGI-PLL受到倍頻振蕩干擾，響應速度較慢。因此，所提IPLL在具有優(yōu)越濾波功能的同時，兼?zhèn)淞己玫膭討B(tài)性能。

圖17 實驗4波形圖

PART 07：總結

針對傳統(tǒng)SOGI-PLL的缺陷，本文提出了一種改進單相鎖相環(huán)技術，適用于電網存在直流偏移和諧波干擾的條件。該方法利用添加積分支路和固定頻率結構來改進SOGI，消除直流偏移和優(yōu)化參數(shù)設計；通過引入MAF和去掉積分環(huán)節(jié)來改進SRF- PLL，抑制高頻諧波和加快響應速度。仿真和實驗結果一致，驗證了理論分析的正確性。實驗結果表明，改進的單相鎖相環(huán)技術在直流偏移和諧波干擾的電網故障條件下都能穩(wěn)定無差地鎖定頻率，進而準確地追蹤電網同步相位，具有響應速度快和魯棒性強的特點。具體更詳細研究內容請參考電工技術學報的網絡首發(fā)論文以及咨詢華南理工大學研究團隊。

在本次研究中，作者團隊采用YXSPACE控制器將SIMULINK下離線仿真算法模型快速轉換到實際控制器的控制算法，YXSPACE控制器加快了仿真到實物驗證的效率。