0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何對(duì)Spectre下的LC-VCO進(jìn)行仿真驗(yàn)證?

冬至子 ? 來(lái)源:一片冰芯 ? 作者:一片冰芯 ? 2023-10-30 17:06 ? 次閱讀

1. LC-VCO起振條件及振蕩頻率的計(jì)算

LC-VCO的等效電路如圖1所示,實(shí)際應(yīng)用中L1和L2由帶中間抽頭的對(duì)稱電感組成,抽頭接電流源(圖中i)。

為減小Rj,vdd通常由LDO供電。電流源可由PMOS管實(shí)現(xiàn),也可由電阻實(shí)現(xiàn),兩者在工程中都有應(yīng)用,差異主要是低中頻的閃爍噪聲和熱噪聲及電流是否固定,具體差異以后有機(jī)會(huì)再跟大家分享。

R1、R2、C1、C2組成LC-VCO的電容陣列,其中R1、R2為MOS管的導(dǎo)通或關(guān)斷電阻,C1、C2通常為MOM電容,電容陣列(圖中Cap Array Unit)通常帶有二進(jìn)制權(quán)重(如1:2:4:8:16)。

交差耦合管M1、M2形成負(fù)阻用于抵消LC振蕩環(huán)中的寄生電阻,以維持等幅振蕩。為了簡(jiǎn)化分析圖1中沒(méi)有畫出varactor電容,varactor電容用于調(diào)整VCO的輸出頻率。

圖片

Fig1. LC-VCO等效電路

可通過(guò)計(jì)算或前面阻抗變換中介紹的sp仿真得到電容陣列的等效并聯(lián)電阻Rpc及并聯(lián)電容Cpc。圖1中電感為理想電感,感值為L(zhǎng)1+L2,如果為非理想電感可通過(guò)電感的S參數(shù)模型仿真出等效電感、電容、電阻,為了便于分析這里簡(jiǎn)化成了理想電感。

通過(guò)畫小信號(hào)可得,A、B兩點(diǎn)向下看進(jìn)去的等效并聯(lián)阻抗為Rpm=-2/gm,(gm1=gm2=gm),A、B兩點(diǎn)向下看進(jìn)去的等效并聯(lián)電容為Cpm。為了維持振蕩,有下式成立:

圖片

其中g(shù)m為M1或M2的跨導(dǎo),Rpc為電容陣列的等效并聯(lián)電阻(工程中還要與電感和varactor電容的等效并聯(lián)電阻進(jìn)行并聯(lián))。

在滿足上述起振條件的前提下,振蕩頻率有如下表達(dá)式:

圖片

Rpc、Rpm及gm只影響起振及振蕩幅度,振蕩頻率只取決于L1、L2、Cpc、Cpm。

**2. **仿真驗(yàn)證

在T28工藝下搭建圖1所示的等效電路模型,其中M1和M2管選用tsmcN28工藝庫(kù)中的nch_hvt_mac器件,尺寸為48um/30nm。其余全部調(diào)用analogLib中的理想器件,L1=L2=200pH,C1=C2=800fF,i=3mA,vdd=1V。

圖1中的R1、R2從1 Ohm逐漸增大,sp仿真發(fā)現(xiàn)電容陣列的等效Rpc不斷減小,當(dāng)R1=R2=5.7 Ohm時(shí),Rpc=108 Ohm,Cpc=300fF,此時(shí)振蕩器剛好處于臨界振蕩狀態(tài),gm=20.95ms,Cpm=70fF。

用第1章給出起振條件公式計(jì)算出gm x Rpc = 20.95 ms x 108 Ohm = 2.26 >2。

用第1章給出振蕩頻率公式計(jì)算出fvco = 1.3GHz,仿真結(jié)果約為12.5GHz。

注:仿真交叉耦合管M1和M2的等效并聯(lián)電阻及電容時(shí),應(yīng)給A、B兩點(diǎn)合理的共模電壓,因?yàn)楣材k妷簳?huì)影響并聯(lián)阻抗;如果A、B兩點(diǎn)振蕩幅度較大,使得M1和M2管處于大信號(hào)狀態(tài)小信號(hào)sp仿真將不再適用,應(yīng)采用pss+psp進(jìn)行大信號(hào)仿真。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 振蕩器
    +關(guān)注

    關(guān)注

    28

    文章

    3758

    瀏覽量

    138506
  • MOS管
    +關(guān)注

    關(guān)注

    108

    文章

    2315

    瀏覽量

    65698
  • VCO
    VCO
    +關(guān)注

    關(guān)注

    12

    文章

    189

    瀏覽量

    69009
  • 等效電路
    +關(guān)注

    關(guān)注

    6

    文章

    290

    瀏覽量

    32663
  • 寄生電阻
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    2220
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    怎樣去設(shè)計(jì)VCO?如何對(duì)VCO進(jìn)行仿真?

    負(fù)阻振蕩的原理是什么?怎樣去設(shè)計(jì)VCO?如何對(duì)VCO進(jìn)行仿真
    發(fā)表于 06-08 06:27

    請(qǐng)問(wèn)一spectre19或spectre20做長(zhǎng)時(shí)間仿真時(shí)出現(xiàn)error停止該如何解決?

    spectre19和spectre20做長(zhǎng)時(shí)間仿真時(shí),當(dāng)選errpreset=liberal時(shí),或者設(shè)置為spectre X(手動(dòng)加命令+preset=vx)后,
    發(fā)表于 06-24 07:50

    Cadence仿真VCO始終不出合理的振蕩波形的原因?怎么解決?

    正在學(xué)習(xí)用Cadence仿真LC VCO(SMIC0.18 RF CMOS庫(kù))。但是自己研究了好久也不出振蕩波形,跟著 實(shí)驗(yàn)指導(dǎo)書一步一步去做也不對(duì),各個(gè)器件的參數(shù)也是按照指導(dǎo)書來(lái)的,仿真
    發(fā)表于 06-24 06:13

    Cadence IC617的Spectregm/ID曲線的仿真怎么設(shè)置?

    介紹在Cadence IC617的Spectregm/ID曲線的仿真設(shè)置過(guò)程,畫出gm/ID--ID/W等曲線,并導(dǎo)出gm/ID--ID/W數(shù)據(jù)到Excel表。
    發(fā)表于 06-24 07:26

    如何利用SMIC55nm工藝設(shè)計(jì)VCO版圖?

    本人利用SMIC55nm工藝設(shè)計(jì)VCO版圖,采用starRC提取出寄生參數(shù)網(wǎng)表, 結(jié)合前仿真網(wǎng)表,利用spectre -raw psf input.scs,生成后仿真數(shù)據(jù)psf,最后導(dǎo)
    發(fā)表于 06-24 07:22

    如何用Cadence里的spectre仿真諧振回路Q值?

    如何用Cadence里的spectre仿真諧振回路Q值?
    發(fā)表于 06-24 06:55

    請(qǐng)問(wèn)在spectre仿真器中怎么去使用spice模型?

    為了驗(yàn)證pcb板的性能,我將pcb的參數(shù)提取出來(lái)后,用sigrity導(dǎo)出了s參數(shù)網(wǎng)絡(luò)及spice模型1,在用Analoglib中的nport導(dǎo)入s參數(shù)進(jìn)行瞬態(tài)仿真時(shí),不收斂一直解決不了,所以嘗試
    發(fā)表于 06-24 06:04

    TSMC350nm的工藝庫(kù)是不是不太適合做LC-VCO???

    想問(wèn)一,TSMC350nm的工藝庫(kù)是不是不太適合做LC-VCO啊,庫(kù)里就一個(gè)電容能選的,也沒(méi)有電感可以選。(因?yàn)檎n程提供的工藝庫(kù)就只有這個(gè)350nm的,想做LC-VCO感覺(jué)又不太適合,好像只能做ring-
    發(fā)表于 06-24 08:06

    請(qǐng)大神指點(diǎn)為什么spectre不能連續(xù)進(jìn)行仿真

    關(guān)于spectre不能連續(xù)進(jìn)行仿真當(dāng)使用simulation進(jìn)行仿真時(shí),可以得出波形,在修改schematic里面器件參數(shù)后,再次
    發(fā)表于 06-25 08:05

    誰(shuí)能告訴我為什么spectre仿真窗口不能全屏設(shè)置?

    為什么spectre仿真窗口不能全屏設(shè)置,點(diǎn)擊全屏按鈕,窗口雖然全屏了,但有效顯示區(qū)域還是那么小,不知道怎么設(shè)置,誰(shuí)遇到過(guò)相同的情況,麻煩告知一怎么解決的,感激不盡!
    發(fā)表于 06-25 08:04

    LC VCO片上電感設(shè)計(jì)

    本文檔內(nèi)容介紹了基于LC VCO片上電感設(shè)計(jì),供參考
    發(fā)表于 04-10 16:58 ?11次下載

    PA、LNA、Mixer、VCO等射頻模塊的指標(biāo)仿真方法以及實(shí)例工程文件

    本文檔的主要內(nèi)容詳細(xì)介紹的是cadence spectre安裝目錄下自帶的仿真說(shuō)明文檔和文件,包括PA、LNA、Mixer、VCO等射頻模塊的指標(biāo)仿真方法以及實(shí)例免費(fèi)下載。
    發(fā)表于 10-09 08:00 ?15次下載
    PA、LNA、Mixer、<b class='flag-5'>VCO</b>等射頻模塊的指標(biāo)<b class='flag-5'>仿真</b>方法以及實(shí)例工程文件

    Cadence全新Spectre FX Simulator仿真器,可提供高達(dá)3倍的性能提升和卓越的精確度

    Spectre FX Simulator 仿真器采用全新架構(gòu),為加速存儲(chǔ)器和片上系統(tǒng)設(shè)計(jì)的驗(yàn)證提供了變革性的創(chuàng)新。
    發(fā)表于 05-24 10:02 ?5847次閱讀

    SK部署Cadence仿真進(jìn)行FastSPICE功能驗(yàn)證

    楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)今日宣布,SK hynix Inc. 已部署 Cadence? Spectre? FX Simulator 仿真器,用于對(duì)其面向 PC 和移動(dòng)應(yīng)用的 DDR4 和 DDR5 DRAM
    的頭像 發(fā)表于 04-08 14:49 ?1801次閱讀

    ADS調(diào)用spectre網(wǎng)表仿真異?!Χㄖ@的NetlistInclude

    ADS是支持調(diào)用spice/spectre等網(wǎng)表文件進(jìn)行仿真的,可以用NetlistInclude控件來(lái)進(jìn)行調(diào)用。
    的頭像 發(fā)表于 03-07 09:57 ?1652次閱讀
    ADS調(diào)用<b class='flag-5'>spectre</b>網(wǎng)表<b class='flag-5'>仿真</b>異?!Χㄖ@的NetlistInclude