0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AXI總線通道定義

麥辣雞腿堡 ? 來源:TrustZone ? 作者:TrustZone ? 2023-10-31 15:57 ? 次閱讀

通道定義

(1)讀&寫地址通道(ARC&AWC):

寫入本次傳輸操作所需的地址和控制信息,讀寫操作都擁有各自的地址通道。

(2)讀數(shù)據(jù)通道(RC):

讀數(shù)據(jù)通道上包括從機發(fā)送給主機的讀數(shù)據(jù),以及從機對于本次讀傳輸操作的回復(fù),具體的讀操作狀態(tài)回復(fù)情況會在之后討論。總線數(shù)據(jù)位寬可以是 8,16,64,128,256,512 或者是 1024 比特。

(3)寫數(shù)據(jù)通道(WC):

寫數(shù)據(jù)通道用于將主機的寫數(shù)據(jù)傳輸至從機,位寬和RC的數(shù)據(jù)位寬相同。WC 有一點 RC 所不具有的特性是擁有 STROBE 信號,用于標(biāo)識寫數(shù)據(jù)中有效的傳輸字節(jié)。即有些無效的數(shù)據(jù),出于減少主機工作量的目的,或者在讀寫寬度不對稱時,被放到寫數(shù)據(jù)通道上和有效數(shù)據(jù)一起發(fā)送。而 STROBE 的信號的作用就是標(biāo)識出這些無用的數(shù)據(jù),告知從機不需要接收無用數(shù)據(jù)。(Master:我太懶,以至于把所有信號都送過來了)

寫數(shù)據(jù)通道設(shè)計有緩存,可超前于從機響應(yīng)本次傳輸操作,發(fā)起下一次寫傳輸操作。

(4)寫回復(fù)通道(RC):

用于從機將寫操作響應(yīng)回復(fù)給主機。所有寫傳輸操作都需要以寫回復(fù)通道上接收寫響應(yīng)作為完成信號。再次強調(diào),寫回復(fù)是針對一次傳輸操作(transcation)的,而不是針對每一次寫數(shù)據(jù)(data transfer)。

那么問題來了,為什么只有寫回復(fù)通道而沒有讀回復(fù)通道呢?

這個問題可以從數(shù)據(jù)流向看出來,主機在讀取數(shù)據(jù)時,數(shù)據(jù)在讀通道上傳輸,流向為從機到主機。而讀回復(fù)由從機向主機報告讀操作的情況,信號的數(shù)據(jù)流向也是從機到主機,所以讀回復(fù)可以合并在讀數(shù)據(jù)通道中,搭個順風(fēng)車。

但寫回復(fù)通道的數(shù)據(jù)流向就和寫數(shù)據(jù)相反。寫數(shù)據(jù)是從主機到從機,而寫回復(fù)為從機報告寫操作的完成情況,流向為從機到主機,無法合并到寫數(shù)據(jù)通道中,另一方面,寫回復(fù)又是不可或缺的,所以就有了一條獨立的寫回復(fù)通道。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    6715

    瀏覽量

    88316
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2817

    瀏覽量

    87711
  • 通道
    +關(guān)注

    關(guān)注

    0

    文章

    59

    瀏覽量

    20297
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    127

    瀏覽量

    16514
收藏 人收藏

    評論

    相關(guān)推薦

    Xilinx zynq AXI總線全面解讀

    AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一種總線協(xié)議, Xilinx從 6 系列的 FPGA 開始對 AXI 總線提供支持,目前使
    的頭像 發(fā)表于 12-04 12:22 ?6828次閱讀
     Xilinx zynq <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>全面解讀

    ARM+FPGA開發(fā):基于AXI總線的GPIO IP創(chuàng)建

    開發(fā)基于總線的系統(tǒng)。 使用的板子是zc702。 AXI總線初識: AXI (Advanced eXtensible Interface),由ARM公司提出的一種
    的頭像 發(fā)表于 12-25 14:07 ?5393次閱讀
    ARM+FPGA開發(fā):基于<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>的GPIO IP創(chuàng)建

    ZYNQ & AXI總線 & PS與PL內(nèi)部通信(用戶自定義IP)

    data.)面向高速流數(shù)據(jù)傳輸;去掉了地址項,允許無限制的數(shù)據(jù)突發(fā)傳輸規(guī)模。AXI4總線AXI4-Lite總線具有相同的組成部分:(1)讀地址
    發(fā)表于 01-08 15:44

    玩轉(zhuǎn)Zynq連載3——AXI總線協(xié)議介紹1

    ●支持無序傳輸如圖所示,顯示了一個讀傳輸如何使用讀地址和讀數(shù)據(jù)通道。如圖所示,顯示了一個寫傳輸如何使用寫地址、寫數(shù)據(jù)和寫響應(yīng)通道。 1.2.1 通道定義
    發(fā)表于 05-06 16:55

    AXI總線的相關(guān)資料下載

    AXI總線學(xué)習(xí)AXI協(xié)議的主要特征主要結(jié)構(gòu)通道定義讀寫地址通道讀數(shù)據(jù)
    發(fā)表于 02-09 07:17

    看看在SpinalHDL中AXI4總線互聯(lián)IP的設(shè)計

    。readDataReorderingDepth:讀亂序傳輸?shù)纳疃取?b class='flag-5'>AXI4總線定義為:AXI4總線定義
    發(fā)表于 08-02 14:28

    AMBA AXI總線學(xué)習(xí)筆記

    AMBA AXI 總線學(xué)習(xí)筆記,非常詳細的AXI總線操作說明
    發(fā)表于 11-11 16:49 ?11次下載

    AXI 總線和引腳的介紹

    1、AXI 總線通道總線和引腳的介紹 AXI接口具有五個獨立的通道: (1)寫地址
    發(fā)表于 01-05 08:13 ?1w次閱讀
    <b class='flag-5'>AXI</b> <b class='flag-5'>總線</b>和引腳的介紹

    你必須了解的AXI總線詳解

    DMA的總結(jié) ZYNQ中不同應(yīng)用的DMA 幾個常用的 AXI 接口 IP 的功能(上面已經(jīng)提到): AXI-DMA:實現(xiàn)從 PS 內(nèi)存到 PL 高速傳輸高速通道 AXI-HP----AXI
    的頭像 發(fā)表于 10-09 18:05 ?7210次閱讀
    你必須了解的<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>詳解

    ZYNQ中DMA與AXI4總線

    ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯(lián)系這么密切?通過上面的介紹我們知道ZYNQ中基本是以AXI總線完成相關(guān)功能
    的頭像 發(fā)表于 11-02 11:27 ?4185次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI</b>4<b class='flag-5'>總線</b>

    AXI總線學(xué)習(xí)(AXI3&4)

    AXI總線學(xué)習(xí)AXI協(xié)議的主要特征主要結(jié)構(gòu)通道定義讀寫地址通道讀數(shù)據(jù)
    發(fā)表于 12-05 16:21 ?5次下載
    <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>學(xué)習(xí)(<b class='flag-5'>AXI</b>3&4)

    AXI通道定義AXI總線信號描述

    本文主要介紹了AXI通道以及在每個通道下信號的概述。
    的頭像 發(fā)表于 08-04 10:49 ?1.1w次閱讀

    AXI4協(xié)議五個不同通道的握手機制

    AXI4 協(xié)議定義了五個不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和
    的頭像 發(fā)表于 05-08 11:37 ?1074次閱讀
    <b class='flag-5'>AXI</b>4協(xié)議五個不同<b class='flag-5'>通道</b>的握手機制

    AXI總線工作流程

    在zynq開發(fā)過程中,AXI總線經(jīng)常遇到,每次看到AXI總線相關(guān)的信號時都一頭霧水,仔細研究一下,將信號分分類,發(fā)現(xiàn)其實也不難。
    的頭像 發(fā)表于 05-25 11:22 ?856次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>工作流程

    AXI總線協(xié)議總結(jié)

    在介紹AXI之前,先簡單說一下總線、 接口 以及協(xié)議的含義 總線、接口和協(xié)議,這三個詞常常被聯(lián)系在一起,但是我們心里要明白他們的區(qū)別。 總線是一組傳輸
    的頭像 發(fā)表于 12-16 15:55 ?634次閱讀