高云半導(dǎo)體宣布擴(kuò)展其高性能Arora V FPGA產(chǎn)品

中國廣州，2023年11月1日——高云半導(dǎo)體宣布擴(kuò)展其高性能Arora V FPGA產(chǎn)品。高云最新的Arora V FPGA產(chǎn)品采用先進(jìn)的22納米SRAM技術(shù)，集成12.5Gbps高速SerDes接口，PCIe硬核，MIPI D-PHY和C-PHY硬核，RISC-V微處理器硬核，支持DDR3接口。擴(kuò)展的Arora V產(chǎn)品目前包括15K、45K、60K和75K LUT器件產(chǎn)品。

全新的Arora V不僅對之前Arora家族進(jìn)行了補(bǔ)充，還在降低功耗的同時顯著提升了性能。與Arora家族GW2A系列相比，Arora V器件的性能提高了30%，功耗降低了60%。Arora V編程配置為設(shè)計人員提供了多種選擇，包括 JTAG、SSPI、MSPI、CPU，以及在JTAG或SSPI模式下直接對外部SPI閃存進(jìn)行編程的功能。此外，Arora V還支持使用軟核IP在其他模式下對外部閃存進(jìn)行間接編程，支持背景升級、比特流文件加密、安全位設(shè)置。

與同業(yè)公司的競品相比，高云Arora V的單粒子翻轉(zhuǎn) (Single Event Upset，SEU) 恢復(fù)能力更勝一籌。在高云設(shè)計的特定SRAM單元中，軟錯誤的發(fā)生率顯著降低。為了提升處理SEU的便捷性，高云推出了SEU Handler IP，使用戶能夠輕松獲取SEU報告并使用糾正功能，從而提高系統(tǒng)的可靠性和效率。

全新的Arora V還采用了先進(jìn)的I/O結(jié)構(gòu)，能夠在每個差分I/O對上利用內(nèi)置CDR技術(shù)恢復(fù)包含嵌入式時鐘的接收串行數(shù)據(jù)。這一特性可以輕松將多個GPIO級聯(lián)，實現(xiàn)高數(shù)據(jù)吞吐量，而無需依賴基于SerDes的解決方案。使用EasyCDR可以輕松實現(xiàn)以太網(wǎng)、工業(yè)現(xiàn)場總線和LVDS總線應(yīng)用等解決方案。

高云半導(dǎo)體市場銷售副總黃俊表示：“高云22nm產(chǎn)品在性能和功耗方面的優(yōu)勢能夠給客戶提供更高的附加值，由于高云創(chuàng)新的IO結(jié)構(gòu)設(shè)計，通過EasyCDR功能可以使客戶不依賴SerDes，在普通IO上實現(xiàn)高速數(shù)據(jù)傳輸，極大的增強(qiáng)了產(chǎn)品競爭力?！?/p>

審核編輯：彭菁