0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速 PCB 設(shè)計(jì)如何保證信號完整性?看這一文,7個(gè)技巧總結(jié),秒懂

fcsde-sh ? 來源:未知 ? 2023-11-04 19:40 ? 次閱讀

今天給大家分享的是:高速 PCB 設(shè)計(jì)

主要是關(guān)于4 個(gè)高速 PCB 設(shè)計(jì)常見術(shù)語保證信號完整性的3 種常見技術(shù)介紹。

一、高速 PCB 設(shè)計(jì)常見術(shù)語

1、轉(zhuǎn)換率

這里要明白一個(gè)點(diǎn),不存在從關(guān)到開的瞬時(shí)轉(zhuǎn)變,電壓必須是從低電平轉(zhuǎn)換到高電平,雖然速度很快,但也會(huì)通過這中間的所有電壓。

轉(zhuǎn)換器期間的某個(gè)時(shí)間點(diǎn),它是1.8V,而在另一個(gè)時(shí)間點(diǎn)是2.5V。電壓從低狀態(tài)轉(zhuǎn)變到高狀態(tài)的速度稱為轉(zhuǎn)換速率。

2、速度

電信號也有速度限制-光速,光速非???/strong>。考慮到1GHz 信號的周期為 1ns(1 納秒),光的傳播速度約為 0.3 m/ns,即 30 cm/ns,意味著在 30 cm 長的導(dǎo)體上,當(dāng)下一個(gè)時(shí)鐘脈沖在其開始處生成時(shí),1GHz 信號的第一個(gè)時(shí)鐘脈沖剛剛到達(dá)導(dǎo)體的另一端。

假設(shè)為 3GHz,當(dāng)?shù)谝粋€(gè)脈沖到達(dá)導(dǎo)體的另一端時(shí),時(shí)鐘信號源已經(jīng)生成第三個(gè)脈沖,如果是 3GHz,30cm 導(dǎo)體,意味著單個(gè) 30cm 導(dǎo)體在其長度內(nèi)包含3 個(gè)脈沖、3 個(gè)高狀態(tài)和低狀態(tài)。

wKgaomVGLr2AQjdBAAHD4wWKYT8710.gif

信號傳輸不是瞬時(shí)

3、可靠性

每當(dāng)電流通過導(dǎo)體時(shí),就會(huì)在導(dǎo)體周圍產(chǎn)生磁場,。相反,當(dāng)磁場穿過導(dǎo)體時(shí),會(huì)在該導(dǎo)體內(nèi)產(chǎn)生電壓。因此電路中的所有導(dǎo)體(通常是 PCB上的走線)都能產(chǎn)生和接受電磁干擾,可能會(huì)導(dǎo)致走線傳輸?shù)男盘柺д妗?/strong>

PCB上的每個(gè)軌道也可以被視為一個(gè)小型無線電天線,能夠生成和接受無線電信號,可能會(huì)使軌道承載的信號失真。

4、阻抗

在上面已經(jīng)講到過,電信號不是瞬時(shí),實(shí)際上在導(dǎo)體中以波的形式傳播。在 3GHz / 30cm 跡線示例中,任何給定時(shí)間導(dǎo)體內(nèi)都有 3 個(gè)波(波峰和波谷)。

波會(huì)受到各種現(xiàn)象的影響,其中對我們來說最重要的是“反射”。

這里想象一下,我們的導(dǎo)體就像充滿水的運(yùn)河/通道。波在通道的一端產(chǎn)生,并沿著通道(以接近光速)傳播到另一端。通道本來有100cm寬,但在某個(gè)時(shí)刻突然變窄到只有1cm寬,當(dāng)我們的波到達(dá)突然變窄的部分(本質(zhì)上是一堵有小縫隙的墻壁),大部分波會(huì)被反彈回來狹窄的部分(墻壁)并向后朝向發(fā)射器。

wKgaomVGLr2AFRAWAADWL2Od4C4113.gif

由于寬度變化而產(chǎn)生的波反射

如果運(yùn)河/通道內(nèi)有多個(gè)狹窄部分,就會(huì)有多次反射反彈,干擾信號,信號的大部分能量也不會(huì)到達(dá)接收器(至少不會(huì)在正確的時(shí)間)因此,重要的是通道的寬度/高度沿其長度盡可能保持恒定,避免反射。

wKgaomVGLr6AJVryAAHAjBpli2c388.png

寬度的多次變化會(huì)降低信號質(zhì)量

也就是阻抗,是導(dǎo)體的電阻、電容和電感的函數(shù)。對于高速設(shè)計(jì),我們希望走線的阻抗沿其長度盡可能保持一致,另外一件需要考慮的事情,特別是在總線拓?fù)渲校覀兿M?strong style="border-width:0px;">接收器處停止波,而不是讓它再次反彈。

這通常是通過終端電阻來實(shí)現(xiàn)的,終端電阻會(huì)吸收末端波的能量總線(例如RS485

二、信號完整性

在設(shè)計(jì)電路時(shí)需要考慮回轉(zhuǎn)、速度、磁干擾和阻抗。

在 PCB 設(shè)計(jì)過程中考慮阻信號完整性意味著要考慮所有的這些因素,并且在PCB上采取適當(dāng)?shù)膶Σ摺?/span>

下面是 PCB 設(shè)計(jì)中使用的幾種常見技術(shù)。

1、長度匹配軌道

當(dāng)我們的通信信號使用多條線路時(shí),例如”時(shí)鐘“和”數(shù)據(jù),可能具有8條/更多數(shù)據(jù)線的并行總線,那就必須確保信號全部到達(dá)接收器同時(shí)。

現(xiàn)在已經(jīng)知道電信號不會(huì)瞬時(shí)傳播,那我們就可以理解,如果多個(gè)信號在不同長度的軌道上傳播,那么將在不同時(shí)間到達(dá)接收器。(即使它們是在完全相同的時(shí)間傳輸?shù)模?/span>

wKgaomVGLr6APvynAABF30TLh3w876.jpg

不均勻的軌道長度可能會(huì)導(dǎo)致接收器發(fā)出不正確的信號

考慮具有條時(shí)鐘線(C)和2條數(shù)據(jù)線(A和B)的通信方案。如果數(shù)據(jù)線B的長度比數(shù)據(jù)線A的長度長的多,則B線上時(shí)鐘脈沖#1的信號可能與B線上時(shí)鐘脈沖#2的信號同時(shí)到達(dá)接收器,一條線路到達(dá)接收器,一條線路到達(dá)那里,完全扭曲和破壞了通訊。

wKgaomVGLr6AdGwZAAFX6Cnx-k4773.png

軌道 A 和 B 的長度不同

另一種可視化的方法是想象很多人在兩條不同的跑道上跑步,每個(gè)人只能攜帶一半的信息,并且信息會(huì)在終點(diǎn)線重新組裝。如果人以相同的速度行進(jìn),并且軌道的長度相同,那么將同時(shí)到達(dá)目的地,并且接收者可以正確地重新組裝文件。

但是,如果軌道長度不同,那么人不會(huì)同時(shí)到達(dá),文件沒有辦法很容易就重新組裝。

因此多線通信信號中的軌道長度相同非常重要,也就是軌道長度匹配或者網(wǎng)絡(luò)調(diào)諧。

wKgaomVGLr6AbV9lAAF2JiPqYAo089.png

這里特意增加了軌道A的長度,以便從源到接收器的距離與軌道B相同

2、差分對

差分對是一種高度不受電磁干擾的通信技術(shù)。最常見且最容易識別的是實(shí)現(xiàn)USB,另一種實(shí)現(xiàn)差分對的技術(shù)是RS485。

差分對在兩個(gè)平行導(dǎo)體上使用推拉技術(shù)-一個(gè)推,另一個(gè)拉,如果一條線為高,那么另一條線一定為低,反之亦然。

差分對中的信號通過任一導(dǎo)體上的電壓之間的差來測量。差分對的布線嚴(yán)格彼此平行且同相。

除了軌道長度匹配之外,同相要求意味著如果差分對繞過一個(gè)彎曲(導(dǎo)致外軌道比內(nèi)軌道采用更長的路徑),那么內(nèi)軌道必須人為低添加一點(diǎn)額外的長度,盡快回到其軌道,以便盡快使平行對的起點(diǎn)/終點(diǎn)的總距離再次均衡。

wKgaomVGLr6ALPRhAABlZ3HqaxA421.jpg

彎曲差分對的布線

wKgaomVGLr6ADqLWAABg29DNZlg141.jpg

添加軌道以保持配對同相

wKgaomVGLr6AKy5QAAB3wwvirQs195.jpg

添加軌道以保持配對同相

差分對可能遇到的干擾都應(yīng)該同等地影響兩條軌道,這樣,它們之前的差異才能保持恒定且可靠。

保持軌道相同非常重要,如果軌道總的某一特定點(diǎn)受到電磁干擾,就會(huì)以相同的方式影響并行信號。如果信號異相,則信號一側(cè)的峰值可能受到影響,而信號另一側(cè)的波谷可能受到影響。

wKgaomVGLr-AUglDAAClA1Rbtlg306.png

只要兩條信號線同相,干擾就會(huì)同等影響它們

3、過孔縫合和屏蔽

通孔屏蔽是一種“屏蔽”軌道免受產(chǎn)生和接收電磁干擾的技術(shù)。電源層”(也稱為“接地層”或“覆銅層”)被放置在多個(gè) PCB 層上圍繞一個(gè)或多個(gè)軌道,然后使用過孔將這些電源層層縫合在一起,從而產(chǎn)生以下效果。

wKgaomVGLr-Ab331AAG3zf_5-2c516.png

通過屏蔽差分對軌道

較高的轉(zhuǎn)換速率(信號從“高”到“低”或反之亦然)轉(zhuǎn)換的速度比較低的轉(zhuǎn)換速率產(chǎn)生更多的電磁噪聲。壓擺率本身通常在芯片數(shù)據(jù)表中指定(有時(shí)是可配置的,例如某些微控制器),因此不是由 PCB 設(shè)計(jì)階段決定的,但在屏蔽方面可以對已知高壓擺率的信號進(jìn)行屏蔽。

過孔縫合用于將兩個(gè)電源層“縫合”在一起。這樣做的原因之一是為信號提供短的“返回路徑”,這對于阻抗匹配等很重要。

原文鏈接:https://www.labcenter.com/blog/pcb-highspeed-intro/

免責(zé)聲明:本文轉(zhuǎn)自網(wǎng)絡(luò),版權(quán)歸原作者所有,如涉及作品版權(quán)問題,請及時(shí)與我們聯(lián)系,謝謝!

加入粉絲交流群

張飛實(shí)戰(zhàn)電子為公眾號的各位粉絲,開通了專屬學(xué)習(xí)交流群,想要加群學(xué)習(xí)討論/領(lǐng)取文檔資料的同學(xué)都可以掃描圖中運(yùn)營二維碼一鍵加入哦~

(廣告、同行勿入)


原文標(biāo)題:高速 PCB 設(shè)計(jì)如何保證信號完整性?看這一文,7個(gè)技巧總結(jié),秒懂

文章出處:【微信公眾號:張飛實(shí)戰(zhàn)電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 模擬技術(shù)
    +關(guān)注

    關(guān)注

    17

    文章

    469

    瀏覽量

    39623
  • 張飛電子
    +關(guān)注

    關(guān)注

    54

    文章

    175

    瀏覽量

    12506

原文標(biāo)題:高速 PCB 設(shè)計(jì)如何保證信號完整性?看這一文,7個(gè)技巧總結(jié),秒懂

文章出處:【微信號:fcsde-sh,微信公眾號:fcsde-sh】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    高速PCB信號和電源完整性問題研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號和電源完整性問題研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:38 ?0次下載

    高速PCB信號完整性、電源完整性和電磁兼容研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號完整性、電源完整性和電磁兼容研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:37 ?0次下載

    高速PCB電源完整性研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB電源完整性研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:36 ?0次下載

    信號完整性與電源完整性-電源完整性分析

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-電源完整性分析.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:31 ?13次下載

    什么是信號完整性

    在現(xiàn)代電子通信和數(shù)據(jù)處理系統(tǒng)中,信號完整性(Signal Integrity, SI)是個(gè)至關(guān)重要的概念。它涉及信號在傳輸過程中的質(zhì)量保持
    的頭像 發(fā)表于 05-28 14:30 ?643次閱讀

    高速PCB設(shè)計(jì),信號完整性問題你定要清楚!

    隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加,信號完整性(英語:Signalintegrity,Sl)已經(jīng)成為高速數(shù)字 PCB設(shè)計(jì) 必須
    的頭像 發(fā)表于 04-07 16:58 ?390次閱讀

    構(gòu)建系統(tǒng)思維:信號完整性,看這一篇就夠了!

    信號完整性(Signal Integrity,SI)在電子工程領(lǐng)域中具有極其重要的意義,也是現(xiàn)代電子設(shè)計(jì)的核心考量因素之,尤其在高速PCB
    發(fā)表于 03-05 17:16

    構(gòu)建系統(tǒng)思維:信號完整性,看這一篇就夠了!

    信號完整性(Signal?Integrity,SI)在電子工程領(lǐng)域中具有極其重要的意義,也是現(xiàn)代電子設(shè)計(jì)的核心考量因素之,尤其在 高速PCB
    的頭像 發(fā)表于 03-05 17:16 ?1319次閱讀
    構(gòu)建系統(tǒng)思維:<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>,看<b class='flag-5'>這一</b>篇就夠了!

    要畫好PCB,先學(xué)好信號完整性

    要畫好PCB,先學(xué)好信號完整性! 在電子設(shè)計(jì)領(lǐng)域,高性能設(shè)計(jì)有其獨(dú)特挑戰(zhàn)。 1 高速設(shè)計(jì)的誕生 近些年,日益增多的高頻信號設(shè)計(jì)與穩(wěn)步增加的電
    發(fā)表于 02-19 08:57

    分析高速PCB設(shè)計(jì)信號完整性問題形成原因及方法解決

    信號完整性(Signal Integrity,簡稱SI)指的是信號線上的信號質(zhì)量。信號完整性差不
    發(fā)表于 01-11 15:31 ?576次閱讀

    分析高速數(shù)字PCB設(shè)計(jì)信號完整性解決方法

    PCB信號速度高、端接元件的布局不正確或高速信號的錯(cuò)誤布線都會(huì)引起信號完整性問題,從而可能使系
    發(fā)表于 01-11 15:28 ?352次閱讀
    分析<b class='flag-5'>高速</b>數(shù)字<b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>解決方法

    高速設(shè)計(jì)中,如何解決信號完整性問題?

    高速設(shè)計(jì)中,如何解決信號完整性問題? 在高速設(shè)計(jì)中,信號完整性問題是
    的頭像 發(fā)表于 11-24 14:32 ?506次閱讀

    有哪些高速信號完整性測試的手段

    有源等等都會(huì)是非常低的標(biāo)準(zhǔn),但是對于高速信號,這些條件就會(huì)變得非常苛刻,不然測試測量結(jié)果就會(huì)出現(xiàn)較大偏差。 其中比較重點(diǎn)的方向就是信號完整性測試,對于
    的頭像 發(fā)表于 11-06 17:10 ?1020次閱讀
    有哪些<b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試的手段

    速通 PCB layout 中的信號完整性基礎(chǔ)知識

    正式發(fā)布2023年10月13日Cadence15年間最具影響力的版本更新之AllegroX/OrCADX23.1本要點(diǎn):掌握信號完整性基礎(chǔ)知識實(shí)現(xiàn)良好
    的頭像 發(fā)表于 10-21 08:13 ?1478次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b>速通 <b class='flag-5'>PCB</b> layout 中的<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>基礎(chǔ)知識

    信號完整性分析

    就變得重要了,通常將這種情況稱為高頻領(lǐng)域或高速領(lǐng)域。這些術(shù)語意味著在那些互連線對信號不再透明的產(chǎn)品或系統(tǒng)中,如果不小心就會(huì)出現(xiàn)種或多種信號完整性
    發(fā)表于 09-28 08:18