利用TIMER事件和棧幀體驗(yàn)中斷響應(yīng)

目前STM32芯片都是基于各種ARM Cortex-M內(nèi)核的芯片，支持可編程中斷優(yōu)先級(jí)。支持中斷搶占的同時(shí)，還中斷響應(yīng)的晚到和咬尾機(jī)制。中斷搶占不難理解，就是某中斷在運(yùn)行時(shí)產(chǎn)生了另外的更高優(yōu)先級(jí)的中斷事件，低優(yōu)先級(jí)的中斷服務(wù)程序被暫停而去執(zhí)行優(yōu)先級(jí)更高的中斷服務(wù)程序【后面中斷服務(wù)程序用ISR表示】。所謂晚到機(jī)制，就是中斷響應(yīng)還在壓棧階段但沒有正式進(jìn)入ISR時(shí)又來了更高優(yōu)先級(jí)的中斷請(qǐng)求，等壓棧操作完成后，則立刻執(zhí)行高優(yōu)先級(jí)的ISR，此時(shí)高優(yōu)先級(jí)中斷省去壓棧操作，它執(zhí)行完后再返回執(zhí)行剛才申請(qǐng)壓棧的低優(yōu)先級(jí)ISR。而咬尾機(jī)制則是指某ISR正在執(zhí)行過程中產(chǎn)生了新的不高于當(dāng)前中斷優(yōu)先級(jí)的中斷事件，一直等到當(dāng)前中斷ISR執(zhí)行完畢，在退棧之前立即響應(yīng)處于等待執(zhí)行的ISR，此時(shí)該中斷也無須再做壓棧。不難理解，不論晚到機(jī)制還是咬尾機(jī)制都是為了提高中斷響應(yīng)速度，提高芯片性能。

下面是三幅分別代表中斷搶占、中斷晚到、中斷咬尾的示意圖?！咀ⅲ簭臅r(shí)間上講，雖然發(fā)生中斷晚到、中斷咬尾可以顯著節(jié)省時(shí)間，但也不等于從中斷申請(qǐng)到進(jìn)入ISR完全不要時(shí)間，下面圖中沒有體現(xiàn)出來?！?/p>

對(duì)于這幾個(gè)中斷響應(yīng)的概念，我們是否可以比較直觀地感受下呢？

或許有人想過一些諸如時(shí)間記錄、波形輸出等方法來感受之。這里，我想從中斷響應(yīng)先后順序加上棧幀內(nèi)容變化來體會(huì)中斷搶占、中斷晚到和中斷咬尾。

對(duì)于Cortex M系列芯片【這里暫時(shí)將M33除外，我不知這個(gè)地方加上Security是否有很大差異。印象中只是有兩套而已】，發(fā)生中斷需要壓棧的話，壓棧內(nèi)容根據(jù)是否啟用浮點(diǎn)存儲(chǔ)來進(jìn)行。

上圖表述了兩種壓棧格式。這里我們只關(guān)注右邊的壓棧格式，后面試驗(yàn)不使用浮點(diǎn)存儲(chǔ)。

我這里借助Cortex-M4內(nèi)核的STM32G4芯片的TIM1/TIM2的更新中斷來完成試驗(yàn)。二者建立主從同步啟動(dòng)關(guān)系，TIM1的搶占優(yōu)先級(jí)高于TIM2的，均工作在單脈沖模式，即每次啟動(dòng)后都能且只能產(chǎn)生1次更新中斷。通過給二者設(shè)置相應(yīng)的溢出時(shí)間參數(shù)，來模擬實(shí)現(xiàn)上面的三種情形。我們從中關(guān)注棧幀和個(gè)別特定寄存器的內(nèi)容。【注：本試驗(yàn)過程中僅開啟了TIM1/TIM2更新事件中斷，再無其它?！?/p>

對(duì)于發(fā)生搶占情形，我們通過在代碼里設(shè)置斷點(diǎn)，一方面可以看到2個(gè)中斷的響應(yīng)先后，另一方面可以看到因搶占動(dòng)作導(dǎo)致棧幀內(nèi)容的變動(dòng)。

對(duì)于晚到情形和晚到情形，同樣也會(huì)通過在代碼里設(shè)置斷點(diǎn)查看中斷執(zhí)行先后順序。

對(duì)于晚到情形，申請(qǐng)壓棧的是低優(yōu)先級(jí)中斷事件，先得到執(zhí)行的則是高優(yōu)先級(jí)中斷，同時(shí)會(huì)發(fā)現(xiàn)雖然響應(yīng)了2次中斷，卻只看到1次壓棧，兩次ISR運(yùn)行時(shí)維持同一棧內(nèi)容。對(duì)于咬尾情形在棧幀內(nèi)容變化上跟晚到情形類似，但實(shí)現(xiàn)機(jī)理不同，它申請(qǐng)壓棧的是高優(yōu)先級(jí)或同級(jí)中斷事件，做咬尾操作的是低優(yōu)先級(jí)或晚發(fā)生中斷請(qǐng)求的同級(jí)中斷。

先介紹兩個(gè)跟中斷返回有關(guān)的寄存器LR(R14)和EXC_RETURN。糾正下，EXC_RETURN不是寄存器，是微處理器動(dòng)態(tài)生成的跟中斷返回有關(guān)的一個(gè)值。這個(gè)值有點(diǎn)神秘，也很重要。神秘的就是這個(gè)值怎么產(chǎn)生的、放在哪里的，似乎在ARM相關(guān)手冊(cè)找不到具體說明。另外，這個(gè)值本身很特別，大大區(qū)別于通用程序運(yùn)行地址。如果程序里不啟用浮點(diǎn)存儲(chǔ)，它的值可能是下面三個(gè)。

這里我們重點(diǎn)關(guān)注圖中的前2個(gè)，后面試驗(yàn)過程中會(huì)見到這兩個(gè)值。結(jié)合圖中信息，如果該值等于0xfffffff1,ISR執(zhí)行完畢后要返回Handle Mode和Main Stack，極大可能地發(fā)生了中斷嵌套；如果該值等于0xfffffff9，ISR執(zhí)行完畢后要返回Thread Mode和Main Stack,意味著當(dāng)前中斷是在線程中產(chǎn)生的，不用OS的話，即Main程序被打斷。

它很重要，中斷返回得仰仗它。沒有它，中斷返回可能就亂套了。

每當(dāng)中斷壓棧申請(qǐng)完成后，這個(gè)EXC_RETURN值就被硬件根據(jù)中斷發(fā)生時(shí)CPU運(yùn)行狀態(tài)、運(yùn)行模式、所用棧幀模式給生成好了，并在開始運(yùn)行ISR之前將該值主動(dòng)賦給LR寄存器。硬件在ISR執(zhí)行完畢即將退棧返回時(shí)又自動(dòng)將LR的內(nèi)容提供給PC寄存器。當(dāng)PC寄存器發(fā)現(xiàn)這個(gè)特殊的值后會(huì)不會(huì)一臉懵逼，啥玩意？地址不像地址。我們可以把這個(gè)值理解成中斷返回告知書，并非程序地址。EXC_RETURN值通過LR寄存器做中間人傳達(dá)給PC，主要傳達(dá)下面幾個(gè)信息：

1、恭喜我們完美地處理了剛才的突發(fā)事件，要?dú)w隊(duì)返回了；

2、我們清楚剛才處理事情時(shí)的狀態(tài)和待遇，但更要清楚返回后的狀態(tài)、模式，不得以剛才的模式或狀態(tài)來套返回后的模式或狀態(tài)，不能因出了趟差就不知回家后的姿態(tài)和責(zé)任；

3、記住上面提到的，具體返回路線會(huì)專人提供【即之前壓棧的PC值經(jīng)出棧提供】；

戲說下，知道大意即可，更多細(xì)節(jié)可以查看相關(guān)手冊(cè)。退一步講，個(gè)中細(xì)節(jié)我們旁人也真的難以知曉。

鋪墊性的話題就聊到這里。下面具體看看針對(duì)中斷搶占、中斷晚到、中斷咬尾的試驗(yàn)。

先看中斷搶占的情形。下面截圖是有關(guān)TIM1/TIM2時(shí)基參數(shù)的配置。

在前面提到的固定配置前提下，我將TIM2溢出周期比TIM1少21個(gè)脈沖【這個(gè)地方不是固定的，14~24應(yīng)該都可以，具體自行驗(yàn)證】，二者同步啟動(dòng)。這樣配置的目的就是確保TIM2一定是先進(jìn)中斷但又不至于它執(zhí)行完畢了TIM1中斷還沒來，否則就沒法看到搶占情形了。下圖是TIM2首先進(jìn)入中斷時(shí)的情形：

從上圖可以看出，TIM2首先進(jìn)入中斷，棧幀有新內(nèi)容放入。LR寄存器為0xfffffff9，表示當(dāng)前中斷ISR是從線程模式下發(fā)生的，這里就是main程序被打斷了。

下圖是TIM1中斷搶占TIM2中斷的情形。

從上圖中，明顯看到棧幀內(nèi)容再次被添加了8個(gè)字的內(nèi)容，內(nèi)容變多。我們還可以從LR寄存器的內(nèi)容看出，結(jié)尾是F1，說明當(dāng)前中斷是搶占了其它低優(yōu)先級(jí)中斷，即發(fā)生了中斷嵌套，它執(zhí)行完后返回的還是handle模式，這跟它搶占了TIM2 ISR相吻合。

下圖是TIM1 ISR執(zhí)行完畢CPU再回來執(zhí)行剛才被打斷的TIM2ISR情形。

從上圖可以看出，TIM1中斷搶占TIM2中斷并完成ISR后，在返回TIM2 ISR之前還做了出棧操作。在當(dāng)前TIM2 ISR里可以看到棧幀恢復(fù)到TIM2中斷剛被響應(yīng)時(shí)的情形，內(nèi)容變少了。同樣，我們可以發(fā)現(xiàn)LR寄存器內(nèi)容也恢復(fù)到剛被響應(yīng)時(shí)的值。

顯然，發(fā)生搶占時(shí)除了看到ISR執(zhí)行的順序外，明顯地看到棧幀內(nèi)容的變化。

接著看看中斷晚到的情形。先看TIM1/TIM2基本時(shí)基配置。

這樣配置的目的，就是讓優(yōu)先級(jí)低的TIM2提前一點(diǎn)點(diǎn)發(fā)生中斷，讓它在申請(qǐng)壓棧完成附近發(fā)生TIM1中斷，TIM2 ISR并不能立即執(zhí)行反而是TIM1搶先【不是搶占】執(zhí)行ISR，之后再來運(yùn)行TIM2 ISR。整個(gè)過程，只發(fā)生1次壓棧、出棧操作。TIM1中斷事件雖然晚發(fā)生，由于其高優(yōu)先級(jí)和卡著點(diǎn)發(fā)生而搶先執(zhí)行其ISR。

開始運(yùn)行程序后，TIM1 ISR首先得到響應(yīng)?！緟⒓訄D中備注說明】

下圖是TIM2 ISR得到執(zhí)行的情形：

TIM1中斷執(zhí)行完畢后，回頭來繼續(xù)執(zhí)行TIM2 ISR時(shí),棧幀內(nèi)容無變化。兩次中斷得到執(zhí)行，只看到1次壓棧操作。執(zhí)行順序靠TIMER時(shí)間參數(shù)保證TIM2的中斷事件先發(fā)生并由其申請(qǐng)壓棧, TIM1事件雖晚到卻因高優(yōu)先級(jí)而被優(yōu)先執(zhí)行其ISR。

最后來看看中斷咬尾的情形。TIM1/TIM2時(shí)基參數(shù)配置如下：

二者設(shè)置的時(shí)基參數(shù)一樣，上面TIM1的溢出周期減個(gè)1不是必須的，這里主要是為了確保TIM1中斷事件不要晚于TIM2的即可，因?yàn)門IM1優(yōu)先級(jí)高。二者同時(shí)申請(qǐng)中斷，自然先響應(yīng)TIM1的。

下圖是TIM1 中斷首先得到響應(yīng)的情形：

下圖是TIM1 ISR執(zhí)行完后運(yùn)行TIM2 ISR的情形：

TIM2 ISR基于TIM1申請(qǐng)壓棧并完成ISR后接著執(zhí)行，也省去了壓棧過程,完成2次中斷只見1次壓棧。從棧幀內(nèi)容結(jié)果上看，中斷晚到和中斷咬尾很類似。不過，中斷晚到情形下，申請(qǐng)壓棧的是低優(yōu)先級(jí)的中斷事件，而咬尾中斷情形下，申請(qǐng)壓棧的是高優(yōu)先級(jí)或者是先申請(qǐng)壓棧的同級(jí)中斷事件。比方以現(xiàn)在討論的中斷咬尾情形為例，如果把TIM1/TIM2的搶占優(yōu)先級(jí)設(shè)置一樣，其它參數(shù)不變。這時(shí)玩咬尾動(dòng)作的就是TIM1中斷了，因?yàn)槎邇?yōu)先級(jí)一樣，TIM2先產(chǎn)生溢出中斷自然先響應(yīng)它的，TIM1的中斷則等它執(zhí)行完ISR基于咬尾機(jī)制而得以執(zhí)行。

不難看出，基于晚到機(jī)制和咬尾機(jī)制而得以執(zhí)行中斷的行為不屬于中斷搶占。順便提醒下，如果通過上面方式體驗(yàn)中斷響應(yīng)的話，測(cè)試代碼盡量簡(jiǎn)單，尤其中斷服務(wù)程序，否則若棧幀里壓入太多其它信息，觀察分析起來可能就不太方便了。

好，今天的分享就聊到這里。

審核編輯：湯梓紅