0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DFX設(shè)計如何分析

FPGA技術(shù)驛站 ? 來源:FPGA技術(shù)驛站 ? 2023-11-09 11:23 ? 次閱讀

針對DFX設(shè)計,Vivado提供了命令report_pr_configuration_analysis,該命令會從設(shè)計復(fù)雜度、時鐘和時序等方面對其進(jìn)行分析。使用該命令時,我們主要會用到其中3個選項:-complexity、-clocking和-timing。

選項-complexity聚焦在設(shè)計的資源使用情況,會給出指定RP下各RM的資源使用情況,同時給出各RM之間相比各種資源使用量的最大值,這需要用到選項-cells和-dcps。其中-cells指定RP的名字,而-dcps則會列出各RM所在的dcp文件。如下圖所示,Static列顯示了靜態(tài)區(qū)的資源利用情況,RP1 Max給出了RP1各RM相比各種資源使用量的最大值。這一點可從報告的第二部分進(jìn)行驗證。報告的第二部分是對各RM資源利用情況的比較。

a6d91de0-7eae-11ee-939d-92fbcf53809c.png

a6e9c1e0-7eae-11ee-939d-92fbcf53809c.png

選項-clocking聚焦在時鐘的使用情況上。會給出各時鐘在靜態(tài)區(qū)和每個RM的負(fù)載個數(shù),如下圖所示。

a6f59560-7eae-11ee-939d-92fbcf53809c.png

a70717d6-7eae-11ee-939d-92fbcf53809c.png

選項-timing聚焦在時序上,給出各RM和靜態(tài)區(qū)接口關(guān)鍵路徑時序,如下圖所示。

a71122da-7eae-11ee-939d-92fbcf53809c.png

為了對各RM進(jìn)行比較,使用report_pr_configuration_analysis時,要添加選項-cells和-dcps。由于該命令會逐次打開所有指定的dcp文件,所以會比較耗時,為此,確保每打開一個dcp,所要分析的條目全部執(zhí)行。這里給出該命令的最佳使用方式,如下圖所示,即同時添加-complexity、-clocking和-timing這3個選項。

a7203478-7eae-11ee-939d-92fbcf53809c.png

我們還可以用report_drc對DFX設(shè)計進(jìn)行分析,如下圖所示,點擊Vivado左側(cè)導(dǎo)航欄的Report DRC后會彈出如下圖所示界面,確定勾選DFX。建議在綜合之后執(zhí)行該命令,這樣可以盡早發(fā)現(xiàn)設(shè)計存在的問題。

a735b438-7eae-11ee-939d-92fbcf53809c.png

對于DFX設(shè)計,所有configuration的靜態(tài)區(qū)應(yīng)該是完全一致的,因為Parent Run一旦執(zhí)行完畢,工具就會在布線層面鎖定靜態(tài)區(qū)供后續(xù)childrun使用。我們可借助命令pr_verify來驗證各configuration對應(yīng)的靜態(tài)區(qū)是完全一致的,具體命令如下:

a74a4ccc-7eae-11ee-939d-92fbcf53809c.png

該命令生成報告如下:

a758324c-7eae-11ee-939d-92fbcf53809c.png

a769cfb6-7eae-11ee-939d-92fbcf53809c.png

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21624

    瀏覽量

    601245
  • 命令
    +關(guān)注

    關(guān)注

    5

    文章

    678

    瀏覽量

    21965
  • 時序
    +關(guān)注

    關(guān)注

    5

    文章

    384

    瀏覽量

    37249
  • dfx設(shè)計
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    89

原文標(biāo)題:DFX設(shè)計如何分析

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    如何對傳統(tǒng)的非DFX設(shè)計進(jìn)行調(diào)試呢?

    對傳統(tǒng)的非DFX設(shè)計進(jìn)行調(diào)試時,一個重要環(huán)節(jié)是插入ILA(Integrated Logic Analyzer,集成邏輯分析儀)。
    的頭像 發(fā)表于 08-10 09:07 ?877次閱讀
    如何對傳統(tǒng)的非<b class='flag-5'>DFX</b>設(shè)計進(jìn)行調(diào)試呢?

    什么是DFX技術(shù)?DFX設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎?

    DFX(Dynamic Function eXchange)的前身是PR(部分可重配置,Partial Reconfiguration)。
    的頭像 發(fā)表于 09-21 09:21 ?7028次閱讀
    什么是<b class='flag-5'>DFX</b>技術(shù)?<b class='flag-5'>DFX</b>設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎?

    采用UltraScale/UltraScale+芯片的DFX設(shè)計注意事項

    采用UltraScale/UltraScale+芯片進(jìn)行DFX設(shè)計時,建議從以下角度對設(shè)計進(jìn)行檢查。
    的頭像 發(fā)表于 01-18 09:27 ?840次閱讀
    采用UltraScale/UltraScale+芯片的<b class='flag-5'>DFX</b>設(shè)計注意事項

    招兼職dfx、dfm培訓(xùn)講師

    企業(yè)培訓(xùn)公司面向單位員工培訓(xùn),長期招dfx、dfm兼職老師,一般三天左右的短周期培訓(xùn),周末為主,有2人左右的小輔導(dǎo),也有30人左右的培訓(xùn)大班,待遇優(yōu),北京,上海,成都,廣州,深圳等,如您想掙點外塊
    發(fā)表于 08-28 15:47

    硬件電路設(shè)計中常見的DFX

    本文主要介紹硬件產(chǎn)品設(shè)計中的一些常見的DFX。DFX是DesignforX的縮寫,是指面向產(chǎn)品生命周期各環(huán)節(jié)(或者某一環(huán)節(jié))的設(shè)計。其中,X可以代表產(chǎn)品生命周期或其中某一環(huán)節(jié),如裝配、加工、測試
    發(fā)表于 03-16 16:48

    PCB板DFX工藝性要求

    PCB板DFX工藝性要求PCB板DFX工藝性要求
    發(fā)表于 07-26 16:29 ?0次下載

    簡述DFX理念與產(chǎn)品研發(fā)(一)

    隨著市場競爭的日益激烈,產(chǎn)品低價格、高質(zhì)量、交貨周期短已成趨勢,在電子制造業(yè)中,躺著賺錢的日子一去不返,越來越多的企業(yè)開始重視DFX,然而DFX如何快速融入企業(yè)及產(chǎn)品開發(fā)中呢? 傳統(tǒng)的產(chǎn)品開發(fā)與生產(chǎn)
    的頭像 發(fā)表于 09-28 16:01 ?3159次閱讀

    簡要分析DFX實施流程

    新產(chǎn)品開發(fā),尤其是電子產(chǎn)品的開發(fā)過程,通常包含了硬件設(shè)計、軟件開發(fā)、結(jié)構(gòu)設(shè)計、DFX等等,DFX作為其中不可或缺的一部分,它也應(yīng)同硬件開發(fā)、軟件開發(fā)一樣貫穿與整個開發(fā)流程,筆者認(rèn)為,它也應(yīng)該有一個
    的頭像 發(fā)表于 09-28 16:14 ?3546次閱讀

    HarmonyOS對DFX能力的要求

    提到開發(fā)一個產(chǎn)品,我們通常首先想到的是要實現(xiàn)什么樣的功能,但是除了功能之外,非功能屬性也會很大程度上影響一個產(chǎn)品的體驗效果,比如不定時出現(xiàn)的應(yīng)用卡死、崩潰現(xiàn)象。那為什么有的系統(tǒng)故障頻頻,有的卻很少出現(xiàn)這些問題呢,這就不得不提到我們今天的主角DFX了。
    的頭像 發(fā)表于 12-17 14:39 ?3670次閱讀

    DFX設(shè)計無法連貫布線的根本原因及修護(hù)

    本篇博文中的分析是根據(jù)真實客戶問題撰寫的,該客戶的 DFX 設(shè)計無法連貫布線,存在布線重疊。本篇博文旨在演示用于縮小根本原因范圍以及修復(fù)此問題的部分調(diào)試技巧。
    的頭像 發(fā)表于 08-02 08:03 ?1492次閱讀
    <b class='flag-5'>DFX</b>設(shè)計無法連貫布線的根本原因及修護(hù)

    物聯(lián)網(wǎng)系統(tǒng)設(shè)計如何發(fā)揮作用

    物聯(lián)網(wǎng)系統(tǒng)設(shè)計如何發(fā)揮作用
    的頭像 發(fā)表于 01-03 09:45 ?639次閱讀

    芯片DFX:Coresight架構(gòu)

    最近接觸到了一些產(chǎn)線的Test的東西,然后發(fā)現(xiàn)這里面有一些DFX的相關(guān)東西。
    的頭像 發(fā)表于 11-05 17:04 ?1018次閱讀
    芯片<b class='flag-5'>DFX</b>:Coresight架構(gòu)

    DFX設(shè)計如分析

    選項-complexity聚焦在設(shè)計的資源使用情況,會給出指定RP下各RM的資源使用情況,同時給出各RM之間相比各種資源使用量的最大值,這需要用到選項-cells和-dcps。
    的頭像 發(fā)表于 11-09 11:22 ?608次閱讀
    <b class='flag-5'>DFX</b>設(shè)<b class='flag-5'>計如</b>何<b class='flag-5'>分析</b>

    DFX可制造性設(shè)計與組裝技術(shù)

    今天分享是《DFX可制造性設(shè)計與組裝技術(shù)》 資料
    的頭像 發(fā)表于 12-11 11:10 ?788次閱讀
    <b class='flag-5'>DFX</b>可制造性設(shè)計與組裝技術(shù)

    如何在AMD Vivado? Design Tool中用工程模式使用DFX流程?

    本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過程中要把具體步驟映射到相應(yīng)的 DFX 非工程模式的步驟,這樣才能更好地理解整個流程的運行
    的頭像 發(fā)表于 04-17 09:28 ?710次閱讀
    如何在AMD Vivado? Design Tool中用工程模式使用<b class='flag-5'>DFX</b>流程?