為什么在PCB layout時不能走直角線

本期跟大家分享的是，為什么在PCB layout時不能走直角線？

在PCB layout時，一般有經(jīng)驗的工程師都會講PCB走線不能走直角，個中原因很多人可能沒細(xì)追，只當(dāng)best practice記住了，而本文將從原理和仿真這兩方面來分析這其中的原因！

我們先通過圖（一）來看看，假如我們選的PCB stackup，5mil線寬對應(yīng)的特征阻抗是50ohm，如果layout走的是直角，那這時候?qū)蔷€的寬度就是7.07mil，而不是5mil，這樣就會造成阻抗不連續(xù)而導(dǎo)致信號反射！

圖（一）

接下來，我們再通過仿真來看看這種情況具體會造成什么影響？這里我們會用ADS仿真工具來分析，如果用ANSYS SIwave，Mentor Graphic的Hyperlynx或Cadence的SigXplorer 等仿真工具進(jìn)行常規(guī)SI仿真的話，就不能這么直觀的觀察出來了！

圖（二）為一段直角線和一段直線的ADS建模，圖（三）和圖（四）分別為其回波損耗和Smith圓圖的仿真結(jié)果。

圖（二）走線建模

其中，圖左走線為直角的模型，而圖右走線為直線的模型。

圖（三）Return Loss

這里的dB(S(1,1))為走線為直角trace的仿真結(jié)果，而dB(S(3,3))為走線為直線的仿真結(jié)果；我們一般要求回波損耗要小于-10dB，這時候阻抗控制比較能接受。

圖（四）Smith Chart

注：S(1,1)為走線為直角trace的仿真結(jié)果，而S(3,3)為直線的仿真結(jié)果；

從仿真結(jié)果我們可以清楚的看出走線為直線時，PCB的特征阻抗（見藍(lán)線）就在50歐姆附近；而走線為直角時，PCB的特征阻抗（見紅線）已偏離50歐姆的中心點！至于，這會對信號有什么影響，會在后續(xù)電源信號完整性（Signal Integrity and Power Integrity）相關(guān)篇章進(jìn)行深入探討。。。