LDO的參數(shù)指標(biāo)分析(1)

文章一開始介紹了LDO的歷史和由來，以及為什么需要LDO這個(gè)東西。像在鎖相環(huán)或者SAR ADC這樣的系統(tǒng)里，由于不同模塊的瞬態(tài)電流具有不同的頻率分量，為防止模塊之間的干擾，一般不會(huì)共享同一個(gè)電源。也就是說，每個(gè)模塊需要一個(gè)單獨(dú)的LDO。那么LDO的設(shè)計(jì)就顯得尤為重要。

圖一是一個(gè)基礎(chǔ)的regulator的結(jié)構(gòu)。其中pass transistor有兩種選擇，PMOS或者NMOS。前者是作為電流源的形式，后者是source follower輸出。通常，我們將PMOS的regulator稱為LDO。

圖一

除了dropout以外，無論哪種類型，需要關(guān)注的參數(shù)都是以下幾點(diǎn)：

1. PSR ：Vin到Vout的增益，越小越好。來源有兩條路，一是pass transistor，二是運(yùn)放。
2. 輸出噪聲
3. load regulation ：負(fù)載電流變化引起的Vout變化，也就是IL到Vout的增益，和regulator輸出阻抗直接相關(guān)。
4. 功耗和面積

原文是將這幾個(gè)指標(biāo)雜糅在一起講的，本文希望按順序逐個(gè)整理總結(jié)。出于篇幅考量，這里就只講PSR，其余指標(biāo)會(huì)在之后的文章中總結(jié)補(bǔ)充。

那么首先看一下PMOS作電流源的regulator，如圖二。

圖二

從運(yùn)放輸入正極斷開，容易得出環(huán)路增益的表達(dá)式如下：

可以認(rèn)為運(yùn)放將M1的跨導(dǎo)等效增大了A1倍。

如何計(jì)算PSR呢？一個(gè)簡單做法是將此結(jié)構(gòu)簡化為圖三的形式，將電阻分壓比直接乘到運(yùn)放開環(huán)增益上，再推導(dǎo)Vin到Vout的傳遞函數(shù)。

圖三

首先假設(shè)M1的ro1無窮大，那么Vin到Vout的前向通路表達(dá)式可以等效為一個(gè)共柵極放大器的增益，PSR可以直接寫為：

分母剛好是1+ALG（分母第一個(gè)R2為筆誤，應(yīng)該是RL），分子則是前向通路的增益。容易看出， A1越大，電源抑制越好。 在ALG>>1的情況下，此式可以簡化為：

考慮到主極點(diǎn)之后運(yùn)放增益會(huì)衰減，高頻下的PSR會(huì)隨著運(yùn)放增益的衰減而變差，如圖四。

圖四

因此，LDO需要一個(gè)高增益，大帶寬的運(yùn)放以獲得較好的PSR。

另外一種做法是在輸出端對(duì)地加一個(gè)大電容CM，那么表達(dá)式可重新推導(dǎo)為：

加電容后在輸出端引入一個(gè)極點(diǎn)1/(RCM)，假設(shè)此極點(diǎn)高于運(yùn)放主極點(diǎn)ω0，則圖四曲線開始會(huì)在ω0處上升，在1/(RCM)后抑制上升趨勢(shì)。高頻下CM減小輸出節(jié)點(diǎn)對(duì)地阻抗，從分壓的角度也可以看出Vin到Vout的增益會(huì)減小。

另外單獨(dú)考慮ro1對(duì)電源抑制的影響，此時(shí)忽略M1的受控源部分，那么PSR就是Rout和ro1的分壓比，如圖五。

圖五

假設(shè)RL>>Rout，這部分的PSR表達(dá)式為：

Vout/Vin =Rout/(ro1 +Rout) =(1+R1/R2)/(gm1ro1A1 +1+R1/R2)

依然是A1越大越好，同時(shí)M1的本征增益也是越大越好。但由于這一部分PSR相比圖三那一部分小了幾乎是一個(gè)gm1*ro1倍，認(rèn)為這一部分的貢獻(xiàn)可以忽略。

討論完M1的通路對(duì)PSR的貢獻(xiàn)，另外考慮運(yùn)放自身的PSR對(duì)系統(tǒng)PSR的影響。

圖六

如圖六，假設(shè)運(yùn)放的供電和LDO主功率路徑無關(guān)，運(yùn)放電源的擾動(dòng)為VnDD，此擾動(dòng)到運(yùn)放輸出端的增益為β（也就是運(yùn)放自身的PSR），我們可以很容易地推導(dǎo)出VnDD到Vn,out的表達(dá)式：

基本思路是從運(yùn)放輸出倒推到運(yùn)放輸入，再通過電阻分壓推導(dǎo)至LDO輸出。從表達(dá)式可以看出，想要弱化運(yùn)放自身PSR對(duì)LDO整體PSR的貢獻(xiàn)，需要盡可能地 增大A1，同時(shí)改善運(yùn)放自身的PSR（減小β） 。這和我們之前的目標(biāo)是一致的。

那么，如果運(yùn)放的供電和LDO主功率路徑是同一個(gè)電源呢？

圖七

以圖七為例，假如采用一個(gè)簡單的NMOS輸入的五管運(yùn)放，DC情況下Mc的 VGS是一定的，因此Vin上的擾動(dòng)會(huì)直接引起P點(diǎn)發(fā)生相同的變化，而穩(wěn)定情況下VF又應(yīng)該等于P點(diǎn)電壓，因此五管運(yùn)放的β=1，自身的PSR是很差的。但事實(shí)上，如果Vin的變化引起了VF有同樣的變化，意味著M1的VGS趨于恒定，則LDO的輸出電壓更不容易受到Vin變化的影響，那么LDO整體的PSR反而更好。也就是說，在同一個(gè)電源供電下，五管運(yùn)放PSR差的特點(diǎn)反而有助于改善LDO的PSR。

另外，拉扎維也提到一點(diǎn)，想要減輕運(yùn)放自身PSR對(duì)LDO整體PSR的影響，有一種思路是用輸出電壓給運(yùn)放供電。

分析完P(guān)MOS型的regulator之后，讓我們來看一下NMOS型的regulator，如圖八。

圖八

如果不考慮M1的溝道長度調(diào)制效應(yīng)，那么這種結(jié)構(gòu)擁有完美的電源抑制能力，Vin到Vout的增益為0。

如果考慮M1的溝道長度調(diào)制效應(yīng)，則按照前面的方法來分析，如圖九。

圖九

忽略M1的受控源部分，只考慮ro1和Rout的分壓，可以得到表達(dá)式如下：

和PMOS型regulator相比，此時(shí)分母上多了gm1*ro1的系數(shù)，也就是減小了M1的本征增益倍。因此， 即便考慮非理想因素，NMOS型regulator依然有明顯更好的PSR 。

對(duì)于regulator的PSR分析就到此結(jié)束啦，之后的文章里會(huì)補(bǔ)充LDO的其他指標(biāo)分析，欲知后事如何，且聽下回分解～