0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

時(shí)鐘晶體下面鋪地和走線

jf_pJlTbmA9 ? 2023-11-24 15:37 ? 次閱讀

我們?cè)趩伟?a target="_blank">電路設(shè)計(jì)時(shí),針對(duì)時(shí)鐘部分的注意事項(xiàng),主要有以下幾個(gè)方面可以考慮:

1、布局

時(shí)鐘晶體和相關(guān)電路應(yīng)布置在PCB的中央位置并且要有良好的地層,而不是靠近I/O接口處。不可將時(shí)鐘產(chǎn)生電路做成子卡或者子板的形式,必須做在單獨(dú)的時(shí)鐘板上或者承載板上。

如下圖所示,綠色框中部分下一層最好不要走線

wKgZomVdcXqALI3VAAKz02RHzWg099.png

在PCB時(shí)鐘電路區(qū)域只布與時(shí)鐘電路有關(guān)的器件,避免布設(shè)其他電路,晶體附近或者下面不要布其他信號(hào)線。在時(shí)鐘發(fā)生電路、晶體下使用地平面,若其他信號(hào)穿過該平面,違反了映像平面功能,如果讓信號(hào)穿越這個(gè)地平面的話,就會(huì)存在很小的地環(huán)路并影響地平面的連續(xù)性,這些地環(huán)路在高頻時(shí)將會(huì)產(chǎn)生問題。

對(duì)于時(shí)鐘晶體、時(shí)鐘電路,可以采用屏蔽措施進(jìn)行屏蔽處理。

若時(shí)鐘外殼為金屬,則PCB設(shè)計(jì)時(shí)一定要在晶體下方鋪銅,并保證此部分與完整的地平面有良好的電氣連接(通過多孔接地)。

2、時(shí)鐘晶體下面鋪地的好處

晶體振蕩器內(nèi)部的電路會(huì)產(chǎn)生射頻電流,如果晶體是金屬外殼封裝的,直流電源腳是直流電壓參考和晶體內(nèi)部射頻電流回路參考的依靠,通過地平面釋放外殼被射頻輻射產(chǎn)生的瞬態(tài)電流??傊?,金屬外殼是一個(gè)單端天線,附近的映像層、地平面層有時(shí)兩層或者更多層做為射頻電流對(duì)地的輻射耦合作用是足夠的。

晶體下鋪地對(duì)散熱也是有好處的。時(shí)鐘電路和晶體下鋪地將提供一個(gè)映像平面,可以降低對(duì)相關(guān)晶體和時(shí)鐘電路產(chǎn)生共模電流,從而降低射頻輻射,地平面對(duì)差模射頻電流同樣有吸收作用,這個(gè)平面必須通過多點(diǎn)連接到完整的地平面上,并要求通過多個(gè)過孔,這樣可以提供低的阻抗,為增強(qiáng)這個(gè)地平面的效果,時(shí)鐘發(fā)生電路應(yīng)該與這個(gè)地平面靠近。

SMT封裝的晶體將比金屬外殼的晶體有更多的射頻能量輻射:因?yàn)楸碣N晶體大多是塑料封裝,晶體內(nèi)部的射頻電流會(huì)向空間輻射并耦合到其他器件。

3、時(shí)鐘信號(hào)的布線

wKgZomVdcXuAGRBPAAKBNhepJTs874.png

時(shí)鐘線建議走在多層PCB板的內(nèi)層,即走帶狀線。走在內(nèi)層能保證完整的映像平面,它可以提供一個(gè)低阻抗射頻傳輸路徑,并產(chǎn)生磁通量,以抵消它們的源傳輸線的磁通量,源和返回路徑的距離越近,則消磁就越好。

由于增強(qiáng)了消磁能力,高密PCB板的每個(gè)完整平面映像層可提供6-8dB的抑制。

時(shí)鐘布多層板的好處:有一層或者多層可以專門用于完整的電源和地平面,可以設(shè)計(jì)成好的去耦系統(tǒng),減小地環(huán)路的面積,降低了差模輻射,減小了EMI,減小了信號(hào)和電源返回路徑的阻抗水平,可以保持全程走線阻抗的一致性,減小了鄰近走線間的串?dāng)_等。

免責(zé)聲明:本文轉(zhuǎn)載于網(wǎng)絡(luò),轉(zhuǎn)載此文目的在于傳播相關(guān)技術(shù)知識(shí),版權(quán)歸原作者所有,如涉及侵權(quán),請(qǐng)聯(lián)系小編刪除

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6637

    文章

    2398

    瀏覽量

    201146
  • 走線
    +關(guān)注

    關(guān)注

    3

    文章

    112

    瀏覽量

    23567
  • 時(shí)鐘晶體
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    2042
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    元器件下面問題

    我想問一下元器件下面問題,就是什么時(shí)候元器件下面是可以的而什么時(shí)候是不能
    發(fā)表于 11-18 21:40

    繼電器下面鋪地對(duì)電路會(huì)有什么影響

    我設(shè)計(jì)的板子,繼電器下面鋪了地的,使用起來沒什么問題。但我看別人設(shè)計(jì)的,在繼電器下面是不鋪地的,不知道我的設(shè)計(jì)會(huì)有什么問題
    發(fā)表于 12-11 15:24

    【PCB小知識(shí) 8 】 時(shí)鐘

    的器件,避免布設(shè)其他電路,晶體附近或者下面不要布其他信號(hào):在時(shí)鐘發(fā)生電路、晶體下使用地平面,若其他信號(hào)穿過該平面,違反了映像平面功能,如果
    發(fā)表于 12-20 19:27

    PCB EMI設(shè)計(jì)IC的電源和時(shí)鐘處理

    地靠近過孔,旁路電容與過孔的間距最大不超過300MIL。  2.6)所有時(shí)鐘原則上不可以穿島。下面列舉了穿島的四種情形?! ?.6.1) 跨島出現(xiàn)在電源島與電源島之間。此時(shí)時(shí)鐘
    發(fā)表于 09-11 16:05

    射頻與地的那點(diǎn)事兒

    0.1016 mm的。另外一個(gè)明顯的現(xiàn)象是相對(duì)于未鋪地的仿真結(jié)果,隨著頻率由800MHz到1GHz的增加,損耗趨大?! ∥覀兛梢詮姆抡娴慕Y(jié)果中得到這樣一個(gè)結(jié)果:  1.射頻最好按50歐姆
    發(fā)表于 09-17 17:39

    PCB鍍錫

    在電路板PCB設(shè)計(jì)時(shí),有時(shí)候需要在不增加PCB線寬度的情況下提高該通過大電流的能力,通常是在PCB線上鍍錫(或叫上錫),下面以在PC
    發(fā)表于 10-31 15:00 ?0次下載
    PCB<b class='flag-5'>走</b><b class='flag-5'>線</b>鍍錫

    淺談射頻與地

    舉個(gè)例子來說吧。我們將對(duì)多層電路板進(jìn)行射頻仿真,為了更好的做出對(duì)比,將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進(jìn)行仿真對(duì)比;表層未鋪地的PCB文件如下圖1所示(兩種線寬):
    發(fā)表于 11-28 10:29 ?36次下載
    淺談射頻<b class='flag-5'>走</b><b class='flag-5'>線</b>與地

    關(guān)于射頻鋪地的仿真實(shí)驗(yàn)

    我們將對(duì)多層電路板進(jìn)行射頻仿真,為了更好的做出對(duì)比,將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進(jìn)行仿真對(duì)比;表層未鋪地的PCB文件如下圖1所示。
    發(fā)表于 04-09 15:54 ?4964次閱讀
    關(guān)于射頻<b class='flag-5'>走</b><b class='flag-5'>線</b>和<b class='flag-5'>鋪地</b>的仿真實(shí)驗(yàn)

    高速信號(hào)的九大規(guī)則

    規(guī)則一:高速信號(hào)屏蔽規(guī)則 如上圖所示: 在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號(hào),需要進(jìn)行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都
    的頭像 發(fā)表于 02-14 11:53 ?1.2w次閱讀

    PCB射頻表層未鋪地和沒鋪地有什么區(qū)別

    舉個(gè)例子來說吧。我們將對(duì)多層電路板進(jìn)行射頻仿真,為了更好的做出對(duì)比,將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進(jìn)行仿真對(duì)比;表層未鋪地的PCB文件如下圖1所示(兩種線寬):
    發(fā)表于 11-03 10:40 ?5次下載
    PCB射頻<b class='flag-5'>走</b><b class='flag-5'>線</b>表層未<b class='flag-5'>鋪地</b>和沒<b class='flag-5'>鋪地</b>有什么區(qū)別

    射頻與地的那點(diǎn)事兒

    我們將對(duì)多層電路板進(jìn)行射頻仿真,為了更好的做出對(duì)比,將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進(jìn)行仿真對(duì)比;表層未鋪地的PCB文件如下圖1所示(兩種線寬): 圖1a:線寬0.
    發(fā)表于 02-10 12:18 ?12次下載
    射頻<b class='flag-5'>走</b><b class='flag-5'>線</b>與地的那點(diǎn)事兒

    PCB設(shè)計(jì)中蛇形的作用

    蛇形是PCB設(shè)計(jì)中會(huì)遇到的一種比較特殊的線形式(如下圖所示),很多人不理解蛇形的意義,下面
    的頭像 發(fā)表于 03-30 18:14 ?4325次閱讀

    時(shí)鐘晶體下面鋪地布局注意事項(xiàng)

    單板上時(shí)鐘的注意事項(xiàng),主要有以下幾個(gè)方面可以考慮。
    的頭像 發(fā)表于 05-09 10:09 ?932次閱讀
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>晶體</b><b class='flag-5'>下面</b><b class='flag-5'>鋪地</b>和<b class='flag-5'>走</b><b class='flag-5'>線</b>布局注意事項(xiàng)

    單板上時(shí)鐘晶體下面鋪地的好處

    在PCB時(shí)鐘電路區(qū)域只布與時(shí)鐘電路有關(guān)的器件,避免布設(shè)其他電路,晶體附近或者下面不要布其他信號(hào):在時(shí)鐘
    發(fā)表于 01-11 15:43 ?214次閱讀

    單板上時(shí)鐘的注意事項(xiàng) 單板上時(shí)鐘晶體下面鋪地的好處

    單板上時(shí)鐘的注意事項(xiàng) 單板上時(shí)鐘晶體下面鋪地的好處 單板上時(shí)鐘是指將
    的頭像 發(fā)表于 02-06 16:06 ?451次閱讀