問(wèn):時(shí)鐘噪聲對(duì)于高速DAC相位噪聲的影響
在電路設(shè)計(jì)中,DAC時(shí)鐘通常是DAC中產(chǎn)生相位噪聲的首要原因。為什么這么說(shuō)?本文將來(lái)做一些探討。
時(shí)鐘相位噪聲的產(chǎn)生
時(shí)鐘決定何時(shí)發(fā)送下一樣本,故相位(或時(shí)序)中的任何噪聲都會(huì)直接影響輸出的相位噪聲。
圖 1:時(shí)鐘與相位噪聲的相關(guān)性
如上圖所示,時(shí)鐘對(duì)相位噪聲的影響,可以視作各相繼離散值與一個(gè)矩形函數(shù)相乘,其時(shí)序由時(shí)鐘定義。
圖 2:相位噪聲卷積
如上圖所示,在頻域中,乘法轉(zhuǎn)換為卷積運(yùn)算。結(jié)果,期望的頻譜被時(shí)鐘相位噪聲所破壞。這就是整個(gè)時(shí)鐘相位噪聲的產(chǎn)生的過(guò)程。
信號(hào)頻率與相位噪聲
根據(jù)信號(hào)頻率與時(shí)鐘頻率之比,相對(duì)于載波的噪聲放大或縮小。信號(hào)頻率每降低一半,噪聲改進(jìn)6dB。為了證明這一點(diǎn),下圖是不同頻率(5GHz,1GHz,500MHz)下,混入一個(gè)帶有輕度100kHz相位偏移的調(diào)制時(shí)鐘信號(hào)(精密受控),來(lái)模擬相位噪聲,來(lái)看看信號(hào)頻率與相位噪聲的關(guān)系。
圖 3 :帶100kHz相位調(diào)制的時(shí)鐘輸出相位噪聲 (圖片來(lái)源:ADI)
我們可以看到,從5GHz時(shí)鐘到500 MHz DAC輸出觀測(cè)到20dB降幅,從500MHz輸出到1GHz輸出觀測(cè)到6dB增幅。
時(shí)鐘噪聲對(duì)于DAC相位噪聲的影響很大。選擇一個(gè)高精度的晶振可能是最簡(jiǎn)單的方案。
文章來(lái)源:得捷電子DigiKey
審核編輯 黃宇
-
電路設(shè)計(jì)
+關(guān)注
關(guān)注
6636文章
2398瀏覽量
201100 -
dac
+關(guān)注
關(guān)注
43文章
2226瀏覽量
190431 -
相位噪聲
+關(guān)注
關(guān)注
2文章
172瀏覽量
22781
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論