FPGA圖像處理_ISP算法DPC流程

DPC通常作為ISP算法流程里面的第一個模塊，原理也很簡單。DPC 應(yīng)對的主要問題是傳感器像素的缺陷，這些缺陷可能源于制造缺陷、長期磨損或外部因素如灰塵侵入，這些缺陷像素在成像時無法準(zhǔn)確記錄光線信息，表現(xiàn)為靜態(tài)的亮點、暗點或彩點，從而破壞圖像的整體質(zhì)量

壞點校正技術(shù)的實施通常涉及兩個階段：檢測和校正。在檢測階段，算法分析傳感器輸出的原始圖像數(shù)據(jù)，識別出異常。

然后，在校正階段，利用周圍正常像素的值采用插值等方法對這些異常像素進行修復(fù)。

這一過程的關(guān)鍵在于恰當(dāng)平衡，以去除缺陷的同時盡可能保留圖像的真實細(xì)節(jié)。

當(dāng) DPC 算法得當(dāng)，其結(jié)果是讓最終圖像在視覺上免受這些缺陷像素的影響，保證了圖像質(zhì)量的準(zhǔn)確性和一致性。

運算的一般方法為

1，在鄰域的 3*3 區(qū)域內(nèi)，對比中心像素與周圍像素之間的差值，如此得到 8 個差值

2，如果第一步中得到的 8 個差值同為正數(shù)，或者同為負(fù)數(shù)，并且所有值的絕對值大于設(shè)定的閾值，那么進行第三步。否則直接輸出原有的中心像素值。

3，在 3 * 3 的區(qū)域內(nèi)，找到中值。

4，用中值替換掉原來的中心像素值

上述模塊的精彩之處在于：

1，LineBuffer 進行了IP 化，可以任意多行并行輸出。

2，中值濾波本來可以很簡單，但是本文中采用方法獨特，時序最優(yōu)，占用資源最少。

3，代碼從400M的主頻跑到了600M，優(yōu)化之后跑到了725M 的主頻。

4，講解如何進行時序優(yōu)化

審核編輯：劉清