光器件的最新研究和發(fā)展趨勢(shì)

此次，我們將報(bào)道旨在實(shí)現(xiàn)光互連的光器件的最新研究和發(fā)展趨勢(shì)。

光學(xué)技術(shù)有望有助于實(shí)現(xiàn)可組合分解系統(tǒng)或大規(guī)模節(jié)點(diǎn)計(jì)算系統(tǒng)，從而促進(jìn) AI（人工智能）、ML（機(jī)器學(xué)習(xí)）和 HPC（高性能計(jì)算）的新趨勢(shì)。特別是，為了構(gòu)建能夠經(jīng)濟(jì)地安裝和運(yùn)行具有與超級(jí)計(jì)算機(jī)相同數(shù)量的節(jié)點(diǎn)的系統(tǒng)的系統(tǒng)，需要光互連技術(shù)。

這次我們主要介紹以實(shí)現(xiàn)光互連為目的的光器件的學(xué)術(shù)會(huì)議報(bào)告。

在此之前，我想先講一個(gè)值得注意的消息。2023年10月，有消息稱英特爾將其光收發(fā)器業(yè)務(wù)出售給捷普公司。

我們相信，這意味著硅光子技術(shù)的轉(zhuǎn)變將真正開(kāi)始。也就是說(shuō)，“硅光子2.0”將如火如荼地進(jìn)行。下面介紹的硅光子示例都是研發(fā)的一部分，將為硅光子2.0提供提示。

當(dāng)考慮多通道化在AI/ML/HPC光互連的實(shí)際應(yīng)用時(shí)，多陣列高集成技術(shù)是關(guān)鍵，VCSEL和半導(dǎo)體（Si和InP）光子集成電路（PIC）是我認(rèn)為我們需要加強(qiáng)的。我們希望英特爾的最新舉措能夠加速和振興這一方向的研發(fā)。

高速串行數(shù)據(jù)多通道化和光互連

新的光學(xué)互連具有多通道高速串行數(shù)據(jù)。

xPU（CPU、GPU、TPU）等）正在被追求。當(dāng)ASIC的工作時(shí)鐘頻率飽和時(shí)，適合提高性能的接口是高速串行。事實(shí)上，標(biāo)準(zhǔn)化 SiP 中小芯片之間接口的 UCIe（通用小芯片接口 Express）也使用串行信號(hào)的線束 (BoW) 中進(jìn)行了定義。串行信號(hào)為16路多通道并行，在UCIe中已擴(kuò)展至64路。

串行信號(hào)為32Gbit/s，與PCIe 5.0（BoW-512 for BoW）相同，并且其開(kāi)發(fā)已經(jīng)開(kāi)始。未來(lái)，預(yù)計(jì)PCIe 6.0的速度將提高到64Gbit/s，PCIe 7.0的速度將提高到128Gbit/s，與CXL（Compute Express Link）類(lèi)似。

現(xiàn)在，如何實(shí)現(xiàn)新型光互連所需的多通道化？最簡(jiǎn)單的方案是使用與通道一樣多的光纖。

圖1是Intel 16通道PIC的布局圖。由于在實(shí)際芯片照片中很難看到波導(dǎo)，因此顯示了布局圖。

圖1 16通道硅光子芯片示例

圖中“V型槽”所示區(qū)域?yàn)楣饫w陣列的連接部分，其節(jié)距據(jù)認(rèn)為為250μm，與光纖陣列相匹配。調(diào)制器（微環(huán)諧振器：MRR，稍后描述）、模式轉(zhuǎn)換元件（Mode conv）等都是為了匹配這個(gè)間距而設(shè)計(jì)的，并且32個(gè)冗余激光區(qū)域也布置在這個(gè)寬度內(nèi)。我可以看到該設(shè)計(jì)最大限度地減少了海岸線（海灘）密度（Gbit/mm），這是光學(xué)互連中的一個(gè)重要參數(shù)。

為了避免增加芯片的寬度，電極焊盤(pán)將放置在內(nèi)部而不是外圍，建議采用倒裝芯片或背負(fù)式安裝。獨(dú)創(chuàng)性可見(jiàn)一斑，例如連接高速電子IC (EIC) 和PIC 芯片的調(diào)制器周?chē)男『副P(pán)，以及用于控制大電流激光器的大焊盤(pán)。假設(shè)V形槽間距為250μm，則芯片寬度可估計(jì)為約5mm。雖然只是Tx，但海岸線密度為100Gbit/s×16÷5mm = 320Gbit/s/mm。

這樣，光互連不僅具有高速度和傳輸距離，而且還具有重量輕、光纖陣列間距僅為高速細(xì)同軸線（例如1.27毫米）的幾分之一的優(yōu)勢(shì)。這對(duì)于機(jī)箱內(nèi)的光纖布線也是有利的。

典型的光纖陣列是基于為公共通信網(wǎng)絡(luò)開(kāi)發(fā)的250μm間距12芯光纖陣列，標(biāo)準(zhǔn)是相應(yīng)的MPO連接器。因此，它與使用2的冪構(gòu)建系統(tǒng)的計(jì)算機(jī)應(yīng)用不兼容，并且已經(jīng)采取了對(duì)策，例如使用12個(gè)核中的8個(gè)。

為此，最近開(kāi)發(fā)了16 光纖陣列和將其連接在一起的光連接器。此外，有許多建議縮小光纖陣列間距以增加布線密度。還開(kāi)發(fā)了一種光纖陣列，它使用相同的纖芯和包層直徑，但光纖涂層更薄，節(jié)距為 200 μm。此外，還出現(xiàn)了一種可以同時(shí)連接 16 根光纖陣列的緊湊型光連接器，這似乎與此兼容。還提出了具有較小纖芯和包層直徑的光纖和光纖陣列。新光纖的引入需要仔細(xì)考慮，包括與已安裝的大量光纖和光連接器的兼容性。然而，它在后端網(wǎng)絡(luò)這個(gè)新領(lǐng)域的應(yīng)用可能會(huì)很快。

多通道和光復(fù)用技術(shù)

在光通信中，有一種技術(shù)叫做“波長(zhǎng)復(fù)用技術(shù)”，可以通過(guò)一根光纖傳輸多個(gè)不同波長(zhǎng)的信號(hào)。CWDM-4方法從被稱為路線波分復(fù)用（CWDM）的世界標(biāo)準(zhǔn)波長(zhǎng)中選擇四個(gè)波長(zhǎng)，在40G及以后的SMF（單模光纖）光模塊中擁有最大的市場(chǎng)份額。利用這一點(diǎn)，用傳輸4芯CWDM-4的光纖陣列可以實(shí)現(xiàn)16個(gè)通道，用16芯CWDM-4可以實(shí)現(xiàn)64個(gè)通道。

這樣，波長(zhǎng)復(fù)用作為多通道的方法是有前途的。CW WDM MSA 的成立也是為了定義新的波長(zhǎng)標(biāo)準(zhǔn)，著眼于進(jìn)一步的多通道化[8]。定義了最多 32 個(gè)波長(zhǎng)復(fù)用，并于 2021 年 6 月發(fā)布了規(guī)范 1.0。增加波長(zhǎng)數(shù)量可以增加容量，但需要解決波長(zhǎng)穩(wěn)定性等技術(shù)問(wèn)題、不同波長(zhǎng)的庫(kù)存管理等制造問(wèn)題以及增加波長(zhǎng)數(shù)量帶來(lái)的成本問(wèn)題。

圖 2顯示了 32 通道硅光子收發(fā)器芯片，該芯片使用 8 芯光纖陣列以每波長(zhǎng) 100 Gbit/s 的速度傳輸 CWDM-4（以太網(wǎng) 400GBASE-FR-4）。由 Skorpions 開(kāi)發(fā)。上半部分是布局圖，下半部分是芯片照片。扇形部分是CWDM-4波長(zhǎng)復(fù)用/解復(fù)用電路。大風(fēng)扇是接收波長(zhǎng)解復(fù)用電路，小風(fēng)扇是發(fā)送波長(zhǎng)復(fù)用電路。有4組不同波長(zhǎng)的發(fā)射/接收電路（圖2底部照片中為一組）和8組波長(zhǎng)復(fù)用/解復(fù)用電路，以約460 um的間距排列，芯片寬度為30.1毫米。海岸線密度為3200Gbit/s÷30.1mm=106Gbit/s/mm，二段為212Gbit/s/mm。

圖2 Skorpions的32通道（8光纖x 4波長(zhǎng)復(fù)用）收發(fā)器硅光子芯片

演示中表明，通過(guò)改變發(fā)送器/接收器電路和 CWDM-4 解復(fù)用器的布局，可以將芯片寬度增加到 19.2mm。雖然寬度會(huì)減少，但長(zhǎng)度會(huì)增加約1mm。此時(shí)的海岸線密度為167Gbit/s/mm，分兩段提升至333Gbit/s/mm。

順便說(shuō)一句，雖然這是標(biāo)稱值，但該芯片的能源效率為 2.1pJ/bit。然而，每個(gè)傳輸塊中的片上激光器和光放大器占據(jù)了大部分功率，為 1.8 pJ/bit，并且存在一些可以看到的問(wèn)題。

增加密度的另一種方法是使用微環(huán)諧振器 (MRR) 作為波長(zhǎng)選擇性調(diào)制器和接收濾波器。AyarLabs 很有名（據(jù)報(bào)道得到 DARPA CHIPS、DARPA PIPES 和 ARPA-E 的支持）。

顧名思義，圖 1 所示的 MRR 是光波長(zhǎng)（頻率）級(jí)別的環(huán)形諧振器。當(dāng)MRR和光波導(dǎo)光學(xué)耦合時(shí)，當(dāng)穿過(guò)光波導(dǎo)的光的波長(zhǎng)與諧振波長(zhǎng)匹配時(shí)，MRR吸收該光。由于MRR的諧振波長(zhǎng)可以通過(guò)電信號(hào)改變，因此可以通過(guò)將諧振波長(zhǎng)與通過(guò)的光的波長(zhǎng)對(duì)齊（光信號(hào)關(guān)閉，因?yàn)镸RR吸收光）或?qū)⑵湟瞥ü庑盘?hào)開(kāi)啟）來(lái)進(jìn)行調(diào)制。到。接收時(shí)，MRR和光波導(dǎo)進(jìn)行光耦合，將MRR設(shè)置為在通過(guò)的光（接收光）的特定波長(zhǎng)下諧振，并且該波長(zhǎng)的通過(guò)的光被吸收并進(jìn)行光電轉(zhuǎn)換以獲得電信號(hào)。

圖 3顯示了[10]中描述的 AyarLabs 方法的原理圖。右側(cè)的片外激光器輸入五種不同波長(zhǎng)的復(fù)用光。在發(fā)射器中，對(duì)應(yīng)于五個(gè)波長(zhǎng)的 MRR 在單個(gè)波導(dǎo)中串聯(lián)排列。每個(gè) MRR 均設(shè)計(jì)用于諧振調(diào)制五個(gè)輸入波長(zhǎng)之一，而其他波長(zhǎng)不受影響。類(lèi)似地，對(duì)于接收，五個(gè) MRR 串聯(lián)排列在一個(gè)波導(dǎo)上。它只吸收各個(gè)諧振波長(zhǎng)的光信號(hào)（其他波長(zhǎng)通過(guò)），進(jìn)行光電轉(zhuǎn)換，獲得電信號(hào)。

該方法的優(yōu)點(diǎn)是MRR的尺寸較小，直徑為10μm，通過(guò)將它們串聯(lián)排列，可以大大提高集成密度（相比于其他方法的數(shù)百微米）。

圖3 使用AyarLabs MRR的收發(fā)器原理圖

圖 4顯示了 AyarLabs 使用該技術(shù)的 80 通道收發(fā)器芯片。該芯片有10個(gè)塊，每個(gè)塊可以使用8波長(zhǎng)MRR發(fā)送和接收8個(gè)波長(zhǎng)復(fù)用通道，并連接到單根光纖。此外，用于傳輸和接收的電子電路（包括接口）也集成在同一芯片上。由于每根光纖256 Gbit/s，每通道32 Gbit/s，因此該芯片的傳輸容量為2.56 Tbit/s。

圖4 AyarLabs 64通道（8光纖x 8波長(zhǎng)復(fù)用）收發(fā)器硅光子芯片照片

據(jù)報(bào)道，芯片寬度為8.86mm，芯片岸線密度為289Gbit/s/mm，二分部為578Gbit/s/mm。最新網(wǎng)站顯示光纖數(shù)量為8根，海岸線密度為228Gbit/s/mm。此外，據(jù)報(bào)道能量效率<5pJ/bit，但尚不清楚是否包括片外激光器的功耗。

該方法作為增加海岸線密度的方法而受到關(guān)注，但由于與諧振相關(guān)的主要問(wèn)題，例如諧振波長(zhǎng)的溫度依賴性、制造變化以及諧振波長(zhǎng)周?chē)念l帶減小，該方法繼續(xù)受到挑戰(zhàn)。

新選擇：多芯光纖

執(zhí)行復(fù)用以增加光傳輸?shù)娜萘?。它們是時(shí)分復(fù)用（串行化）、波長(zhǎng)復(fù)用（CWDM、CW WDM）和空間復(fù)用。使用多芯光纖（MCF）的空間復(fù)用最近成為一個(gè)熱門(mén)話題。通過(guò)在單根細(xì)光纖中嵌入多芯（Multi-Core），每根光纖的傳輸容量可提高N倍。在這種情況下，利用了將光信號(hào)限制在纖芯中并減少串?dāng)_的能力。在典型示例中，芯直徑為9μm，芯之間的距離為30至40μm。

使用MCF的16通道光傳輸已成為熱門(mén)話題[11]。這是由東京工業(yè)大學(xué)小山實(shí)驗(yàn)室領(lǐng)導(dǎo)、日本國(guó)立信息通信技術(shù)研究所（NICT）委托進(jìn)行的研究成果。

概述如圖 5所示。我們使用 16 芯光纖 (MCF)，其中有 19 個(gè)單模芯。信號(hào)通過(guò)光學(xué)耦合到集成了每個(gè)位置對(duì)應(yīng)的16個(gè)VCSEL和PD的二維陣列芯片，并傳輸數(shù)據(jù)。VCSEL使用InGaAs QW（量子阱）作為有源層，具有金屬孔徑（MA）結(jié)構(gòu)，并以1060 nm的振蕩波長(zhǎng)從背面發(fā)射光。發(fā)射的光為單模，模直徑約為5um。它耦合到單模芯（簡(jiǎn)正模直徑 9um），無(wú)需透鏡。接收側(cè)也是背照式 InGaAs PD 的二維陣列，與光纖直接進(jìn)行光耦合。

圖5 使用MCF的16通道光互連

此外，如圖所示，光學(xué)元件安裝在中介層的一側(cè)，驅(qū)動(dòng)器等IC安裝在另一側(cè)，實(shí)現(xiàn)了高密度布線。這實(shí)現(xiàn)了 25Gbit/s x 16 通道和 400Gbit/s。海岸線密度很難評(píng)估。如果觀察至少一根光纖（從照片來(lái)看，包層直徑約為 200-250um），考慮到涂層，該值將從幾百 GB/s/mm 到接近 1Tbit/s/mm材料。在此方法中，海岸線密度由內(nèi)置 IC 和安裝結(jié)構(gòu)的寬度決定。

對(duì)于實(shí)際應(yīng)用，仍然存在許多問(wèn)題，包括適用于光學(xué)互連的 MCF 的標(biāo)準(zhǔn)化，例如纖芯截止波長(zhǎng)、VCSEL 與纖芯之間的模式匹配以及高度可靠的薄型結(jié)構(gòu)。盡管如此，它作為一種新的多通道系統(tǒng)仍然引起了人們的關(guān)注。

多通道化和光學(xué)器件總結(jié)

如上所述，能夠?qū)崿F(xiàn)16個(gè)以上的多通道數(shù)的裝置的開(kāi)發(fā)正在變得活躍。關(guān)于硅光子學(xué)的公告已經(jīng)很多，但我認(rèn)為 VCSEL 也有機(jī)會(huì)，它可以很容易地制成一維或二維陣列。

硅光子學(xué)可以利用硬硅襯底和穩(wěn)定的集成工藝，使其適合多通道應(yīng)用。目前量產(chǎn)的Mach-Zehnder調(diào)制器的實(shí)用頻段據(jù)稱為35G至40GHz，而且調(diào)制段長(zhǎng)且限制為100Gbit/s PAM-4（50GBaud），不適合更高速的信號(hào). 據(jù)說(shuō) Intel和AyarLabs推出的MRR調(diào)制器預(yù)計(jì)將具有優(yōu)越的性能，但在將每個(gè)MRR的諧振波長(zhǎng)與傳輸光信號(hào)的波長(zhǎng)匹配的技術(shù)上存在一個(gè)主要問(wèn)題。

另一方面，引起關(guān)注的是異質(zhì)硅光子學(xué)，它集成了由硅以外的電光材料制成的高速調(diào)制器。集成方法有多種，但均采用適合高速光調(diào)制的材料和芯片。此次推出的Skorpios在Si襯底上的Si光子學(xué)上集成了InP高速EA（電吸收）調(diào)制器。此外，還有許多關(guān)于使用EO-聚合物、LN（氮化鋰）、BTO（鈦酸鋇）和PLZT（鈦酸鉛鑭鋯）等電光材料的>100GBaud高速調(diào)制器的會(huì)議演示。盡管實(shí)際應(yīng)用存在問(wèn)題，但我們正在密切關(guān)注。特別是，我們希望看到有關(guān)適合大規(guī)模生產(chǎn)的器件結(jié)構(gòu)、材料和工藝的討論，這些器件結(jié)構(gòu)、材料和工藝可以與允許微加工的 CMOS 工藝共存。

傳統(tǒng)的 GaAs 基 VCSEL 具有 850nm 多模振蕩（發(fā)光），并且已經(jīng)發(fā)布了能夠以 100Gbit/s PAM-4 傳輸 100m MMF 的產(chǎn)品。相比之下，東京工業(yè)大學(xué)在此推出的基于InGaAs的VCSEL具有波長(zhǎng)為1060 nm的單模振蕩，并且具有更高速度和更遠(yuǎn)距離的潛力。另外，有報(bào)道稱，與MCF結(jié)合可以在單根光纖上傳輸16個(gè)通道。雖然挑戰(zhàn)很多，但這是一項(xiàng)有潛力的技術(shù)，我對(duì)它寄予厚望。

上面，我們介紹了針對(duì)多通道光互連的光學(xué)器件。我很高興看到未來(lái)各機(jī)構(gòu)的研發(fā)將更加積極地走向?qū)嶋H應(yīng)用。

文章來(lái)源：半導(dǎo)體行業(yè)觀察

審核編輯：湯梓紅