LVDS的工作原理和特點(diǎn)

LVDS（low-voltage differential signaling）即所謂的低壓差分信號(hào)，它是一種小振幅差分信號(hào)技術(shù)，使用非常低的幅度信號(hào)（250~450mV）通過一對(duì)平行的PCB走線或者平衡電纜進(jìn)行數(shù)據(jù)的傳輸，該邏輯是為了用于替代發(fā)射級(jí)耦合邏輯（ECL）或者正反射級(jí)耦合邏輯（PECL）的低功耗邏輯。其主要的應(yīng)用場(chǎng)景是高速背板、電纜和板到板數(shù)據(jù)傳輸和時(shí)鐘分配，以及單個(gè)PCB內(nèi)的通信鏈路。

LVDS在兩條平行的差分信號(hào)線上流經(jīng)的電流以及電壓振幅相反，噪聲信號(hào)同時(shí)耦合到兩條線上，而接收端只關(guān)心兩個(gè)信號(hào)的差值，于是噪聲被抵消。由于兩條信號(hào)線周圍的電磁場(chǎng)也相互抵消，所以差分信號(hào)傳輸比單線信號(hào)傳輸?shù)碾姶泡椛湟〉亩?。此外，該傳輸?biāo)準(zhǔn)采用的是電流模式驅(qū)動(dòng)輸出，不會(huì)產(chǎn)生振鈴和信號(hào)切換所帶來的尖峰信號(hào)，具有良好的EMI特性，由于LVDS差分信號(hào)技術(shù)降低了對(duì)噪聲的關(guān)注，所以可以采用較低的信號(hào)電壓幅度，這個(gè)特性非常重要，它使得提高數(shù)據(jù)傳輸速率和降低功耗成為可能（如下表，對(duì)幾種高速接口的速率進(jìn)行對(duì)比），低驅(qū)動(dòng)振幅意味著數(shù)據(jù)可以更快的翻轉(zhuǎn)，由于驅(qū)動(dòng)器是恒流源的模式，功耗幾乎不會(huì)隨著頻率也改變，而且單路的功耗非常低。

因此，采用這種技術(shù)后，只要保證一對(duì)平行傳輸線的長(zhǎng)度足夠一致，并且在接收端提供良好的端接阻抗，以減小反射信號(hào)的產(chǎn)生，就可以提供非常高的數(shù)據(jù)傳輸速率。

如上圖所示為L(zhǎng)VDS的工作原理示意圖，其驅(qū)動(dòng)器由一個(gè)恒流源（通常為 3.5mA）驅(qū)動(dòng)一對(duì)差分信號(hào)線組成。在接收端有一個(gè)高的直流輸入阻抗（幾乎不會(huì)消耗電流），所以幾乎全部的驅(qū)動(dòng)電流將流經(jīng) 100Ω的終端電阻在接收器輸入端產(chǎn)生約 350mV 的電壓。當(dāng)驅(qū)動(dòng)狀態(tài)反轉(zhuǎn)時(shí)，流經(jīng)電阻的電流方向改變，于是在接收端產(chǎn)生一個(gè)有效的"0"或"1"邏輯狀態(tài)。LVDS 技術(shù)特點(diǎn)包括：

1、高速傳輸能力，LVDS的傳輸能力最高可以達(dá)到2Gbps；

2、低電壓、低功耗，LVDS采用CMOS工藝實(shí)現(xiàn)，靜態(tài)功耗比較低；

3、低噪聲輻射；

4、采用差分傳輸模式，有著比較強(qiáng)的抗干擾能力；

LVDS比傳統(tǒng)的單端信號(hào)拓?fù)浣Y(jié)構(gòu)（比如LVTTL/LVCMOS）有許多優(yōu)點(diǎn)，主要優(yōu)點(diǎn)是EMI（電磁干擾）減小，更快的數(shù)據(jù)速率，更遠(yuǎn)的擴(kuò)展傳輸距離等。

此外，從LVDS的結(jié)構(gòu)原理上分析，一對(duì)差分信號(hào)線只能進(jìn)行一個(gè)方向的數(shù)據(jù)傳輸，也就是說LVDS是一種單工通信接口，但是我們常見的接口比如 USB接口也只用了一對(duì)差分線，為什么可以雙向傳輸呢？原因很簡(jiǎn)單，是因?yàn)長(zhǎng)VDS使用了兩對(duì)驅(qū)動(dòng)器和接收器組合而成，如下圖所示，所以LVDS本質(zhì)上是一種半雙工通信。

在實(shí)際應(yīng)用過程中，LVDS的TX和RX根據(jù)不同的共模、擺幅，有不同的端接方案，甚至需要對(duì)接不同的邏輯，比如LVDS邏輯作為TX，CML邏輯為RX，需要設(shè)計(jì)其端接電路，下面詳細(xì)講解LVDS的端接方案。

1、直流耦合

直流耦合比較簡(jiǎn)單，在接收端跨接一個(gè)100的差分端接電阻即可，該端接電路應(yīng)該盡量靠近接收器放置，以在接收端產(chǎn)生差分電壓，并且作為匹配傳輸線阻抗，可以減小反射問題。

另一種端接方案如圖2所示。它使用兩個(gè)電阻分流端接，并且中間使用一個(gè)電容到地的端接方法。該電容器可濾除共模噪聲并有助于抑制傳輸線產(chǎn)生偏差（這可能是由于差分線不匹配或驅(qū)動(dòng)輸出產(chǎn)生偏差）。電容器的值取決于工作頻率，就像把它看作交流分量短路。0.1 μF的電容值對(duì)于大多數(shù)高數(shù)據(jù)速率（1 Mbps及更高）已足夠。

2、交流耦合

圖3所示為交流耦合配置下的端接。 請(qǐng)注意：對(duì)于交流耦合，需要對(duì)傳輸?shù)臄?shù)據(jù)進(jìn)行直流平衡（例如，使用8b/10b編碼）這是一個(gè)很容易被忽視的問題，比如一些LVDS邏輯的serdes，AC耦合時(shí)，DC不平衡，會(huì)引起傳輸誤碼率變差問題 。

圖3中，接收器輸入端的電阻網(wǎng)絡(luò)將DC共?；謴?fù)到1.2 V（假設(shè)Vcc = 3.3 V），這處在標(biāo)準(zhǔn)LVDS接收器的輸入共模范圍的中間值。此外，電阻器網(wǎng)絡(luò)在接收器的輸入端提供100Ω端接。如果在LVDS接收器中集成了端接電阻，則應(yīng)選擇更大的電阻值，以免改變接收器輸入端的有效端接電阻。建議的上拉值為10kΩ，下拉值為5.7kΩ。交流耦合電容的值取決于工作頻率，因?yàn)樗綦x直流分量，但是看起來就像是交流分量短路。0.1 μF的電容值對(duì)于高數(shù)據(jù)速率（1 Mbps及更高）已足夠。

圖 4所示為另一種電路。該電路除偏置電阻網(wǎng)絡(luò)外，還使用分流端接和中間加電容到地的方法。該電容器可濾除共模噪聲并有助于減少傳輸線偏差。與圖3中的電路相比，該電路的另一個(gè)優(yōu)點(diǎn)是功耗更低。

圖5所示為圖3中電路的另一種變型。其僅使用一對(duì)電阻在負(fù)輸入端子上提供偏置。正輸入端子還將通過100-Ω端接獲得共模電壓。這種方法的優(yōu)點(diǎn)是減少了零器件的數(shù)量。缺點(diǎn)是正負(fù)輸入端之間存在一定的偏差。

多支路LVDS端接

在多支路配置中使用LVDS收發(fā)器時(shí)，僅需要在最遠(yuǎn)接收器的輸入端上端接100ohm匹配電阻，如圖7所示。

在半雙工多點(diǎn)配置中 ，需要在總線兩端進(jìn)行端接，如圖8所示。不必將端接置于靠近接收器的位置，而是將其置于總線兩端的最遠(yuǎn)點(diǎn)。

如果使用諸如全雙工M-LVDS收發(fā)器 ，則使用兩個(gè)差分對(duì)，每個(gè)差分對(duì)在連接兩端都需要兩個(gè)端接，如圖9所示。

除了上述LVDS對(duì)接LVDS之外，LVDS還可以和其它邏輯進(jìn)行通信，我們將在下一篇文章中詳細(xì)講解。