0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

詳解芯片端接電阻校準(zhǔn)方法

CHANBAEK ? 來(lái)源:徐之 ? 作者: 銳志創(chuàng)新 ? 2023-11-29 16:34 ? 次閱讀

阻抗匹配在高速串行傳輸系統(tǒng)中,有著非常廣泛的應(yīng)用,目前主要有以下幾類(lèi)實(shí)現(xiàn)方法,根據(jù)阻抗匹配的位置:

(1)PCB板上阻抗匹配

(2)片上阻抗匹配

在PCB上靠近芯片的位置直接端接阻抗匹配和片上阻抗匹配,可以達(dá)到很高的精度和穩(wěn)定性,但是需要占用很大的面積,而且隨著系統(tǒng)復(fù)雜度的增加,多處都會(huì)用到阻抗匹配,這時(shí)就需要在片上去集成阻抗匹配電阻。而根據(jù)電阻本身的性質(zhì),可以分為無(wú)源電阻和有源電阻,這種分類(lèi)屬于片上阻抗匹配的范疇。無(wú)源電阻通常采用的是多晶硅電阻,可以將多晶硅直接放到終端作為匹配電阻,多晶硅具有很好的線性度和溫度特性,且電容負(fù)載小,但是去缺點(diǎn)就是精度不高。以TSMC 65nm工藝為例,其精度僅為1±30%,但是高速串行接口對(duì)匹配電阻的精度要求卻非常高,因此無(wú)論是從PVT的角度,還是從多晶硅電阻本身的精度來(lái)說(shuō),都需要對(duì)其進(jìn)行精確校準(zhǔn)。

當(dāng)前主要的校準(zhǔn)方法分為下面幾類(lèi):

圖片

偏置校準(zhǔn),主要是通過(guò)芯片內(nèi)部的電流鏡向外部精密校準(zhǔn)電阻和內(nèi)部校準(zhǔn)電阻BLOCK灌電流,通過(guò)產(chǎn)生的偏置電壓來(lái)調(diào)節(jié)需要校準(zhǔn)的電阻模塊,調(diào)節(jié)的方法也可以分為兩類(lèi):模擬電流控制數(shù)字電壓控制。

模擬電流控制是通過(guò)模擬偏置電壓控制Vgs電壓,進(jìn)而控制流過(guò)輸出驅(qū)動(dòng)器transistor的電流,其缺陷很明顯,對(duì)干擾和噪聲很明顯;而數(shù)字電壓控制,是通過(guò)電壓來(lái)打開(kāi)或者關(guān)閉并聯(lián)的輸出驅(qū)動(dòng)器,對(duì)噪聲具有很好的抑制性,也很容易進(jìn)行數(shù)字化。

圖片

I/O端接阻抗校準(zhǔn)電路如圖1所示:包括模擬和數(shù)字兩個(gè)部分,此外在芯片外部有200ohm的高精度電阻(也可以設(shè)計(jì)為其它阻抗,比如1.8K等),在芯片內(nèi)部有一個(gè)集成的參考 電流鏡電流源 (提供3.25mA的DC電流),該電流鏡有3條支路,分別給TX、RX和外部REXT校準(zhǔn)電阻,而每個(gè)支路的開(kāi)關(guān)是由CMOS傳輸門(mén)(TG)實(shí)現(xiàn)的(在忽略失配的情況下,電流鏡的電流假定完全一致)。詳細(xì)的電流鏡和開(kāi)關(guān)電路如下圖所示:

圖片

校準(zhǔn)電路,實(shí)際上校準(zhǔn)的是TX和RX校準(zhǔn)電路的replica blocks(后面統(tǒng)一稱(chēng)為復(fù)制塊),所謂復(fù)制,指的就是的復(fù)制實(shí)際上的TX/RX的input/output端接匹配電路,有一點(diǎn)差異就是, 復(fù)制塊需要校準(zhǔn)的阻值和片外精密校準(zhǔn)電阻并不一定相等,在此案例中,復(fù)制塊目標(biāo)校準(zhǔn)電阻值為200ohm。

圖片

如上圖所示,顯示了一個(gè)簡(jiǎn)單的TX到RX的link架構(gòu):TX 輸出端接電阻和輸出buffer,傳輸線(50ohm)和RX端的input端接電阻模塊,而普通的接口,TX只有1個(gè)buffer,RX只有一個(gè)差分運(yùn)放。

在校準(zhǔn)過(guò)程中,TX/RX端的端接電阻,會(huì)從校準(zhǔn)電路已經(jīng)校準(zhǔn)完成后的寄存器中中獲得復(fù)制塊的二進(jìn)制校準(zhǔn)代碼,然后在TX/RX的端接電路中設(shè)置50ohm的阻抗。因?yàn)閺?fù)制塊的牧寶校準(zhǔn)阻抗是高速Link端接阻抗的4倍,因此會(huì)在校準(zhǔn)代碼的基礎(chǔ)上進(jìn)行處理,設(shè)置在TX/RX端接電阻陣列中,從而產(chǎn)生50ohm的阻抗。

圖片

如上圖所示,復(fù)制塊電路中,包含不同阻值的GROUP,每個(gè)GROUP都有并聯(lián)的電阻和控制MOS(可以在截止或者三極管區(qū)域工作),每個(gè)電阻都可以通過(guò)MOS的開(kāi)關(guān)進(jìn)行控制(使用來(lái)自邏輯塊的二進(jìn)制代碼),每個(gè)GROUP的阻值都是下一個(gè)的兩倍,在此方案就有7個(gè)GROUP,第一個(gè)電阻最?。?2X),第六個(gè)只有1個(gè)電阻(X)。

MSB[5]的二進(jìn)制代碼連接到最小的電阻GROUP(32X),LSB[5]就連接到了最大的電阻GROUP,為了避免Rcal的電阻過(guò)大,因此增加了一組最小的GREOUP(R=64X)。

校準(zhǔn)電路在各種PVT條件下,提供了200ohm的恒定電阻,但是通常電阻變化范圍可以達(dá)到±50ohm,所以在典型情況下,至少需要150~250ohm的電阻校準(zhǔn)范圍,這一條件被用于選擇每個(gè)replica模塊的電阻值。

在本文提出的解決方案中,常開(kāi)的GROUP的阻值為300ohm(64X=300ohm),因此當(dāng)二進(jìn)制代碼為0的時(shí)候(Vcal=000000),總阻值就是300ohm,而當(dāng)所有的GROUP都打開(kāi)時(shí)(Vcal=000000),總阻值為150ohm。

圖片

對(duì)于中間的輸入二進(jìn)制代碼,在典型的情況下,具有200ohm左右的復(fù)制模塊電阻是非常重要的。

TX和RX復(fù)制塊的校準(zhǔn)原理基本都是一樣的,但是有個(gè)小差異:TX的輸出端接電阻block是驅(qū)動(dòng)電路的一部分,上拉和下拉路徑上有兩個(gè)transistor,第一個(gè)transistor用于數(shù)據(jù)輸入,第二transistor則被TX復(fù)制塊的二進(jìn)制代碼進(jìn)行控制,因此對(duì)TX電路,只有下拉電路被用在復(fù)制塊中,在校準(zhǔn)完成之后,二進(jìn)制代碼也會(huì)被用在TX上拉電路中。事實(shí)上,TX的復(fù)制快每個(gè)電阻都可以表示為兩個(gè)NMOS管加上一個(gè)電阻串聯(lián),如下圖所示:

圖片

第一個(gè)transitor接收二進(jìn)制代碼,第二個(gè)晶體管被拉高并且常開(kāi),RX復(fù)制模塊的單電阻塊被表示為NMOS晶體管(二進(jìn)制輸入)和電阻串聯(lián)連接。

I/O端接電阻校準(zhǔn)電路有如下幾個(gè)部分組成:

(1)邏輯控制模塊;

(2)多路復(fù)用器;

(3)比較器

邏輯控制模塊用于提供所有的數(shù)字信號(hào),比如校準(zhǔn)代碼(Vcal)、開(kāi)關(guān)信號(hào)(Vswitch)用于控制電流開(kāi)關(guān)、多路復(fù)用器、和復(fù)位信號(hào)去寫(xiě)數(shù)據(jù)/復(fù)位寄存器(寄存器用于保存校準(zhǔn)代碼),比較器用于比較復(fù)制塊的校準(zhǔn)電壓和外部參考電壓,輸出電壓(Vcomp)作為邏輯模塊的輸入。

圖片

校準(zhǔn)過(guò)程如上表所示,從RX開(kāi)始,一個(gè)3-bit的信號(hào)(由邏輯模塊產(chǎn)生),用于控制電流開(kāi)關(guān),切到RX mode(這意味著沒(méi)有電流通過(guò)TX 復(fù)制塊),電流通過(guò)RX復(fù)制塊和外部校準(zhǔn)電阻,Vswitch信號(hào)會(huì)控制多路復(fù)用器并將其路徑打開(kāi),

將RX復(fù)制塊的電壓送到比較器中;在下個(gè)階段邏輯控制模塊,開(kāi)始增加6-bit的校準(zhǔn)代碼(Vcal)并改變RX復(fù)制塊的阻抗,精確校準(zhǔn)依賴于校準(zhǔn)bit位(bit位越多,校準(zhǔn)的就越精確),校準(zhǔn)復(fù)制塊時(shí),將從最高值(vcal=000000)開(kāi)始,此時(shí)復(fù)制塊的阻值大約是300ohm,在校準(zhǔn)結(jié)束后,復(fù)制塊的阻值最小,因?yàn)樗械碾娮鑒locks都是打開(kāi),并且是并聯(lián)狀態(tài)(Vcal=111111)。阻值也會(huì)落到150ohm,校準(zhǔn)step將會(huì)有63步。

Nstep=2^n-1

Vext是校準(zhǔn)電阻的正相輸入(外部壓降是200*Iref),RX復(fù)制模塊的電流也是恒定的(等于Iref),但是其實(shí)際阻抗在校準(zhǔn)期間是在減小的,因此RX復(fù)制塊的壓降也在減小,同時(shí),當(dāng)復(fù)制塊的壓降達(dá)到外部參考電壓時(shí)(Vact=Vext),比較器的輸出會(huì)從0切到1(Vcomp=1),此時(shí)邏輯模塊將會(huì)停止減小校準(zhǔn)碼(Vcal),并將固定的校準(zhǔn)碼存儲(chǔ)在寄存器中,這個(gè)校準(zhǔn)碼將會(huì)從寄存器中傳輸給真正的輸入端接模塊,提供固定的50ohm電阻(RX復(fù)制塊的1/4)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    450

    文章

    49636

    瀏覽量

    417235
  • 阻抗匹配
    +關(guān)注

    關(guān)注

    14

    文章

    345

    瀏覽量

    30661
  • 電流源
    +關(guān)注

    關(guān)注

    3

    文章

    381

    瀏覽量

    29112
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    1723

    瀏覽量

    13204
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    傳輸線在阻抗匹配時(shí)串聯(lián)端接電阻為什么要靠近發(fā)送端

    在進(jìn)行阻抗匹配的時(shí)候我們可以在電阻源端放置一個(gè)串聯(lián)端接電阻,但是有時(shí)候受到空間的限制可能會(huì)把電阻擺的稍微遠(yuǎn)一點(diǎn),那么這個(gè)時(shí)候大家可能會(huì)有疑問(wèn),電阻離發(fā)送端遠(yuǎn)一點(diǎn)或者
    的頭像 發(fā)表于 11-07 07:40 ?1209次閱讀
    傳輸線在阻抗匹配時(shí)串聯(lián)<b class='flag-5'>端接電阻</b>為什么要靠近發(fā)送端

    端接電阻沒(méi)選對(duì),DDR顆粒白費(fèi)?

    高速先生成員--姜杰 端接可以解決很多反射問(wèn)題,如果還有問(wèn)題,有沒(méi)有一種可能是端接電阻阻值沒(méi)選對(duì)? 對(duì)于點(diǎn)到點(diǎn)的拓?fù)洌┒瞬⒙?lián)電阻的阻值比較容易選擇,端接電阻阻值R與傳輸線特征阻抗一
    發(fā)表于 03-04 15:49

    MTK校準(zhǔn)原理及方法_詳解

    MTK校準(zhǔn)原理及方法_詳解
    發(fā)表于 03-07 20:31

    請(qǐng)問(wèn)AD9780的LVDS輸入是否需要在外部添加100歐姆端接電阻?

    你好, 請(qǐng)問(wèn)DACAD9780是否需要在電路板上加端接電阻? datasheet上說(shuō)明Input Differential Input Impedance 為80~120 歐姆, 是不是就不用在板子上加100歐姆電阻? 謝謝!
    發(fā)表于 08-24 11:18

    在電路中電阻的兩端并聯(lián)一個(gè)電容或電容一端接電阻端接地分別有什么作用

    一、對(duì)于電子電路:電阻的兩端并聯(lián)一個(gè)電容,為了減小對(duì)高頻信號(hào)的阻抗,相當(dāng)于微分,這樣信號(hào)上升速度加快,用于提高響應(yīng)速度;電容一端接電阻,一端接地,則相反,濾去高頻,相當(dāng)于積分,用于濾波。
    發(fā)表于 05-23 07:26

    不加端接電阻的快樂(lè),你們絕對(duì)想象不到!

    的電源轉(zhuǎn)換芯片,也就是我們經(jīng)常說(shuō)的1.2V轉(zhuǎn)0.6V給VTT端接電阻供電的電源。很顯然這是一個(gè)非常規(guī)的設(shè)計(jì),尤其對(duì)于2400Mbps的DDR4而言。高速先生其實(shí)之前也很少遇到這樣的客戶需求,在這么高速
    發(fā)表于 09-10 14:48

    探究電阻布局對(duì)端接效果的影響

    電阻需要靠近發(fā)送端擺放,并聯(lián)電阻需要靠近接收端擺放,但不知道怎么衡量能夠接受的距離是多少。在實(shí)際單板設(shè)計(jì)中由于芯片周邊空間有限,往往可能需要從BGA中引出較長(zhǎng)的一段走線再接上端接電阻,
    發(fā)表于 02-27 17:31

    什么是上拉電阻,什么是下拉電阻?它們的作用是什么?

    什么是上拉電阻,什么是下拉電阻?它們的作用是什么? 上拉電阻一般是一端接電源,一端接芯片管腳的
    發(fā)表于 06-28 10:13 ?11.2w次閱讀
    什么是上拉<b class='flag-5'>電阻</b>,什么是下拉<b class='flag-5'>電阻</b>?它們的作用是什么?

    不加端接電阻的快樂(lè),你們絕對(duì)想象不到

    對(duì)于做過(guò)DDR模塊的PCB工程師來(lái)說(shuō)有沒(méi)有過(guò)這樣的體驗(yàn),在板子小密度高的情況下,要是突然發(fā)現(xiàn)原理圖上沒(méi)有那一大把地址信號(hào)的端接電阻,他們的心情一定會(huì)是這樣的…
    的頭像 發(fā)表于 12-24 15:29 ?572次閱讀

    高速數(shù)字設(shè)計(jì)第6章 端接

    本章的主要內(nèi)容 末端端接與串聯(lián)端接的比較 選擇合適的端接電阻 端接器件之間的串?dāng)_
    發(fā)表于 09-20 14:42 ?1次下載

    改進(jìn)的LDO穩(wěn)壓器吸收PECL端接電

    早期的PECL端接電路提供了400mA的輸出電流能力,足以端接大約14對(duì)PECL輸出。該電路已代表需要400mA以上電流的設(shè)計(jì)人員進(jìn)行了重新審視。增加單個(gè)電阻可將可用輸出電流增加 300%,增加一個(gè)晶體管可將輸出能力提升至 4A
    的頭像 發(fā)表于 01-13 15:03 ?648次閱讀
    改進(jìn)的LDO穩(wěn)壓器吸收PECL<b class='flag-5'>端接電</b>流

    為什么電路端接電阻能改善信號(hào)完整性?

    為什么電路端接電阻能改善信號(hào)完整性? 在電路設(shè)計(jì)中,信號(hào)完整性是一個(gè)極其重要的概念。信號(hào)完整性是指信號(hào)在傳輸、轉(zhuǎn)換和處理過(guò)程中所遭受的失真、干擾或損失。這些信號(hào)可能是模擬信號(hào)或數(shù)字信號(hào),它們的完整性
    的頭像 發(fā)表于 10-24 10:04 ?736次閱讀

    端接電阻基礎(chǔ)知識(shí)

    電子發(fā)燒友網(wǎng)站提供《端接電阻基礎(chǔ)知識(shí).doc》資料免費(fèi)下載
    發(fā)表于 11-21 09:31 ?0次下載
    <b class='flag-5'>端接電阻</b>基礎(chǔ)知識(shí)

    傳輸線在阻抗匹配時(shí)串聯(lián)端接電阻為什么要靠近發(fā)送端?

    傳輸線在阻抗匹配時(shí)串聯(lián)端接電阻為什么要靠近發(fā)送端? 傳輸線在阻抗匹配時(shí),串聯(lián)端接電阻靠近發(fā)送端的原因有多個(gè)方面。 首先,了解傳輸線的基本原理是必要的。傳輸線是用于傳輸電信號(hào)的導(dǎo)體,如電纜或微帶線
    的頭像 發(fā)表于 11-22 18:26 ?1194次閱讀

    端接電阻沒(méi)選對(duì),DDR顆粒白費(fèi)?

    端接可以解決很多反射問(wèn)題,如果還有問(wèn)題,有沒(méi)有一種可能是端接電阻阻值沒(méi)選對(duì)?
    的頭像 發(fā)表于 03-04 15:44 ?441次閱讀
    <b class='flag-5'>端接電阻</b>沒(méi)選對(duì),DDR顆粒白費(fèi)?