0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

為多個Vivado工程復用遠程IP高速緩存

OpenFPGA ? 來源:OpenFPGA ? 2023-12-01 09:14 ? 次閱讀

在設計周期中,您可保留多個版本的工程,這些工程使用相同的 IP 和相同的配置。重新運行整個工程會導致每次都要重新生成 IP,很費時間。

在 Vivado工程設置中,您的 IP 存儲庫允許您將自己的 IP 添加到 Vivado IP 目錄中,搭配遠程 IP 高速緩存一起使用時,即可顯著縮短編譯時間。這篇博文解釋了具體設置方法。

要求:

在閱讀本設計輸入之前,請確保您熟悉如何封裝 IP 核。如需了解相關信息,請參閱 UG1118 和 QuickTake 視頻。

在開始下述步驟前,最好先創(chuàng)建格式化目錄結構:

bc454bce-8fe1-11ee-939d-92fbcf53809c.png

注釋:此結構中應有一個頂層的父目錄,例如,iprepo,然后是子目錄;每個 IP 一個子目錄,還有一個子目錄對應由 Vivado 創(chuàng)建的遠程 IP 高速緩存。

此 IP 必須位于遠程 IP 高速緩存的同級目錄內。這是因為 Vivado 遇到 component.xml 文件時,就會停止搜索 IP 高速緩存的目錄結構,而此文件始終與封裝的 IP 目錄一起生成。

第 1 步:將所有必需的源文件封裝為單個 IP

一般,IP 封裝步驟包括以下 3 個步驟,并且封裝的 IP 文件一起接受管理。

1. 將 RTL 添加到 Vivado 工程中,并對其進行綜合,驗證其完整性 。


2. 使用 Vivado 中的“Tools”(工具)選項對 RTL 進行封裝:

bc5b563a-8fe1-11ee-939d-92fbcf53809c.png

3. 確?;?ip_repo 目錄中的 IP 名稱選擇一個目錄。

第 2 步:驗證并生成所有遠程高速緩存文件

在這一步中,您需要從已封裝的 IP 文件夾中例化已封裝的 IP,但不含任何邏輯連接。隨后,為存儲庫中的不同 IP 配置生成網(wǎng)表。


1. 通過工程設置將新創(chuàng)建的用戶 IP 存儲庫添加到 Vivado 工程中:

bc68ae70-8fe1-11ee-939d-92fbcf53809c.png

2. 將該 IP 添加到新創(chuàng)建的 IP integrator 塊設計中。 您可選中 IP 并按下 Ctrl-T 鍵,輕松將此 IP 的所有端口連接到外部端口?;蛘?,您可將其添加到設計中。

3. 如果您的 IP 可配置,請?zhí)砑佣囗椗渲?,以便?IP 高速緩存中填充更多通用配置。

注釋:應用此變通方法時存在諸多限制,只要與用戶 IP 設置存在任何不匹配,都可能導致重新生成已例化的 IP。

請確保軟件構建相匹配

請確保 device part/speed_grade/board name 相匹配

確保 IP 設置與生成此 IP 時的 IP 緩存文件相匹配。鑒于有時參數(shù)傳播可能導致覆蓋用戶 IP 上的部分參數(shù),例如,從上游傳播的時鐘頻率會被覆蓋,因此應執(zhí)行檢查。

4. 確認設計并審查任何“Error”(錯誤)和“Critical Warning”(嚴重警告)

5. 生成設計之前,在 IP Repository 目錄下指定遠程 IP 存儲庫,例如,/iprepo/ipcache:

bc75e02c-8fe1-11ee-939d-92fbcf53809c.png

6. 使用默認“Out of context per IP”(非關聯(lián)按 IP)選項生成塊設計:

bc85bba0-8fe1-11ee-939d-92fbcf53809c.png

7. 生成完成后,應顯示已填充的遠程 IP 高速緩存。

其中將生成新的目錄,并以散列代碼作為目錄名稱。

第 3 步:在正式設計中例化 IP,并復用遠程 IP 存儲庫

在工程中使用用戶 IP 存儲庫和 IP 高速緩存:

1. 現(xiàn)在,您只需要指向頂層的 IP 存儲庫目錄,即可同時使用用戶 IP 和遠程 IP 高速緩存。

bc68ae70-8fe1-11ee-939d-92fbcf53809c.png

2. 生成設計時,如果使用的器件/開發(fā)板和 IP 配置選項未更改,就不會發(fā)生重新綜合,并且 IP 運行狀態(tài)將顯示“Using cached IP results”(使用緩存的 IP 結果):

bcbd3a62-8fe1-11ee-939d-92fbcf53809c.png

建議的版本管理:

請通過腳本封裝用戶 IP,或創(chuàng)建獨立工程來封裝 IP。

創(chuàng)建獨立工程來例化包含所有不同配置的用戶 IP,并生成此 IP,同時導出高速緩存。

在正式工程中采用此 IP,并遵循本文檔中的指南進行操作。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 高速緩存
    +關注

    關注

    0

    文章

    30

    瀏覽量

    11044
  • 編譯
    +關注

    關注

    0

    文章

    648

    瀏覽量

    32775
  • 腳本
    +關注

    關注

    1

    文章

    387

    瀏覽量

    14811
  • Vivado
    +關注

    關注

    19

    文章

    804

    瀏覽量

    66224

原文標題:節(jié)省編譯時間系列-為多個 Vivado? 工程復用遠程 IP 高速緩存

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    linux的高速緩存DNS怎么設置

    linux 高速緩存DNS
    發(fā)表于 08-12 12:06

    MRAM高速緩存的組成

    和DRAM的潛能。用MTJ存儲單元構建的MRAM存儲器可以用作高速緩存高速緩存可以用與SRAM幾乎相同的方式來組建。MRAM與SRAM具有相似的電路結構(見圖1)。 它們都由字線來選擇目標操作單元,由位線
    發(fā)表于 11-06 14:17

    高速緩存/海量緩存的設計實現(xiàn)

    IS61LV25616-10T,容量256k16bit,訪問速度10ns,使用兩片即可構成256k32bit的高速緩存。當一輪采樣開始時,DSP發(fā)出觸發(fā)信號給CPLD,后者對50MHz晶振時鐘二分
    發(fā)表于 12-04 15:59

    怎么利用異步FIFO和PLL結構來實現(xiàn)高速緩存?

    結合高速嵌入式數(shù)據(jù)采集系統(tǒng),提出一種基于CvcloneⅢ FPGA實現(xiàn)的異步FIFO和鎖相環(huán)(PLL)結構來實現(xiàn)高速緩存,該結構可成倍提高數(shù)據(jù)流通速率,增加數(shù)據(jù)采集系統(tǒng)的實時性。采用FPGA設計高速緩存,能針對外部硬件系統(tǒng)的改變
    發(fā)表于 04-30 06:19

    怎樣去實現(xiàn)一種基于DSP和ADC技術高速緩存和海量緩存?

    構成高速緩存的方案有哪幾種?如何去實現(xiàn)一種海量緩存的設計?怎樣去實現(xiàn)一種基于DSP和ADC技術高速緩存和海量緩存?
    發(fā)表于 06-26 07:50

    高速緩存(cache)的工作原理是什么?高速緩存可分為哪幾類

    存儲器系統(tǒng)的層次架構是如何構成的?高速緩存(cache)的工作原理是什么?高速緩存可分為哪幾類?
    發(fā)表于 12-23 06:18

    高速緩存Cache介紹

    什么是高速緩存?? 高速存儲器塊,包含地址信息(通常稱作TAG)和相關聯(lián)的數(shù)據(jù)。? 目的是提高對存儲器的平均訪問速度? 高速緩存的應用基于下面兩個程序的局部性 :? 空間局部性:如果一個存儲器的位置
    發(fā)表于 09-07 08:22

    磁盤陣列的高速緩存

    磁盤陣列的高速緩存         
    發(fā)表于 01-09 09:59 ?2660次閱讀

    外置及共享硬盤的高速緩存

    外置及共享硬盤的高速緩存              緩存(Cache memory)是硬盤控制器上的一塊內存芯片,具有極快的存取速度
    發(fā)表于 01-09 14:10 ?1942次閱讀

    高速緩存(Cache),高速緩存(Cache)原理是什么?

    高速緩存(Cache),高速緩存(Cache)原理是什么? 高速緩存Cache是位于CPU和主存儲器之間規(guī)模較小、存取速度快捷的靜態(tài)存儲器。Cache一般由
    發(fā)表于 03-26 10:49 ?6815次閱讀

    基于BCH算法的高速緩存糾檢錯方案研究

    基于BCH算法的高速緩存糾檢錯方案研究
    發(fā)表于 01-07 20:32 ?0次下載

    AN1600 - 在PIC32MZ器件上使用L1高速緩存

    本文檔提供了PIC32MZ器件系列中一級(Level 1,L1) CPU高速緩存實現(xiàn)的相關信息,并介紹了高速緩存系統(tǒng)的相關風險。此外還提供了解決這些風險的方法。對于高級用戶,還針對MPLAB@
    發(fā)表于 03-26 10:39 ?2次下載

    使用STM32高速緩存優(yōu)化性能和能效

    使用STM32高速緩存優(yōu)化性能和能效
    發(fā)表于 11-21 17:07 ?0次下載
    使用STM32<b class='flag-5'>高速緩存</b>優(yōu)化性能和能效

    使用MPLAB Harmony v3基于PIC32MZ MCU在運行時使用高速緩存維護操作處理高速緩存一致性問題

    電子發(fā)燒友網(wǎng)站提供《使用MPLAB Harmony v3基于PIC32MZ MCU在運行時使用高速緩存維護操作處理高速緩存一致性問題.pdf》資料免費下載
    發(fā)表于 09-19 16:28 ?0次下載
    使用MPLAB Harmony v3基于PIC32MZ MCU在運行時使用<b class='flag-5'>高速緩存</b>維護操作處理<b class='flag-5'>高速緩存</b>一致性問題

    多個Vivado?工程復用遠程IP高速緩存

    在設計周期中,您可保留多個版本的工程,這些工程使用相同的 IP 和相同的配置。重新運行整個工程會導致每次都要重新生成
    的頭像 發(fā)表于 09-22 09:39 ?726次閱讀
    <b class='flag-5'>為</b><b class='flag-5'>多個</b><b class='flag-5'>Vivado</b>?<b class='flag-5'>工程</b><b class='flag-5'>復用</b><b class='flag-5'>遠程</b><b class='flag-5'>IP</b><b class='flag-5'>高速緩存</b>