概述

在嵌入式系統(tǒng)的設(shè)計(jì)中，串行外設(shè)接口（SPI）的通信速率是一個(gè)關(guān)鍵參數(shù)，它直接影響到系統(tǒng)的性能和穩(wěn)定性。瑞薩電子的RA4M2微控制器為開發(fā)者提供了靈活而強(qiáng)大的SPI配置選項(xiàng)，確保可以根據(jù)不同的應(yīng)用場景選擇最佳的數(shù)據(jù)傳輸速率。本文將深入探討RA4M2微控制器的SPI速率配置機(jī)制，并提供實(shí)用指南以幫助開發(fā)者實(shí)現(xiàn)精確的速率控制。

下面文檔是瑞薩RA4M2微控制器用戶手冊中的一部分，顯示了串行通信接口（SCI）的功能和其內(nèi)部模塊圖。
時(shí)鐘來源為PCLK，可以進(jìn)行1、4、16、64分頻。

最近在弄ST和瑞薩RA的課程，需要樣片的可以加群申請：615061293 。

視頻教學(xué)

聽不到聲音的請點(diǎn)擊跳轉(zhuǎn)進(jìn)行觀看。

時(shí)鐘配置

SPI (r_sci_spi)的時(shí)鐘來自PLCKA。

這里使用的PLCKA為60MHz。

解析RA4M2的BRR值

為了確定適合特定PCLK頻率和所需SPI通信速率的BRR值，RA4M2用戶手冊提供了詳盡的表格。這些表格列出了各種PCLK頻率與相應(yīng)的SPI比特率組合，并指出了相應(yīng)的BRR配置值。

下圖顯示了瑞薩RA4M2微控制器用戶手冊的表格27.14，它列出了在時(shí)鐘同步和簡單SPI模式下不同比特率（bps）和操作頻率（PCLK）組合的BRR（Bit Rate Register）設(shè)置。
每一行代表一個(gè)特定的比特率，從110 bps到1 Mbps，而每一列對應(yīng)一個(gè)特定的PCLK值，從8 MHz到100 MHz。在表格中，n 表示PCLK分頻值，而 N 是BRR寄存器的設(shè)置值。例如，要在25 MHz的PCLK上實(shí)現(xiàn)500 bps的比特率，BRR應(yīng)該設(shè)置為249。
這個(gè)表格對于那些需要精確控制RA4M2微控制器上SCI通道比特率的開發(fā)者來說非常有用，因?yàn)樗试S他們根據(jù)系統(tǒng)的PCLK頻率來查找或計(jì)算出必須寫入BRR寄存器的確切值。
注意的要點(diǎn)包括：
空格（" "）表示該設(shè)置是禁止的。
破折號（"—"）表示雖然可以設(shè)置，但可能會(huì)導(dǎo)致錯(cuò)誤。

時(shí)鐘速率

這里，CKS[1:0]的設(shè)置決定了SCI的時(shí)鐘分頻率，即PCLK的分頻值。表格列出了以下選項(xiàng)：
00b：使用PCLK作為時(shí)鐘源。
01b：PCLK的四分之一作為時(shí)鐘源。
10b：PCLK的十六分之一作為時(shí)鐘源。
11b：PCLK的六十四分之一作為時(shí)鐘源。
每種設(shè)置都有一個(gè)對應(yīng)的分頻數(shù)n，它在編程時(shí)用于確定SCI時(shí)鐘頻率。

7.5M下寄存器值

PLCKA為60MHz，PCLK=60(MHz)

手冊給出對應(yīng)的參數(shù)設(shè)置。

查看CKS寄存器可以得知為0，n=0

BRR寄存器為1，即N=1

計(jì)算SPI速率為7.5M。

實(shí)際測試如下所示。

3K下寄存器值

設(shè)置速率為3k。

手冊未給出對應(yīng)的參數(shù)設(shè)置。

PLCKA為60MHz，PCLK=60(MHz)

查看CKS寄存器可以得知為3，n=3

BRR寄存器為0x4e(78)，即N=78

計(jì)算SPI實(shí)際速率為2966.77。

實(shí)際測試如下所示。