FPGA產(chǎn)業(yè)發(fā)展現(xiàn)狀分析

現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 是提供適應(yīng)性強(qiáng)且可更改的硬件功能的半導(dǎo)體。它們包含各種可變邏輯單元和可編程連接，允許個(gè)人制作和執(zhí)行個(gè)性化數(shù)字電路，而無(wú)需創(chuàng)建自己獨(dú)特的芯片。

FPGA 廣泛應(yīng)用于電信、航空航天和工業(yè)自動(dòng)化等多個(gè)領(lǐng)域，這些領(lǐng)域需要快速創(chuàng)建、最小延遲和強(qiáng)大的計(jì)算能力。它們的適應(yīng)性使它們成為硬件開(kāi)發(fā)、研究和獨(dú)特計(jì)算職責(zé)的寶貴資產(chǎn)。

全球現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 市場(chǎng)預(yù)計(jì)未來(lái)幾年將以7.8% 的復(fù)合年增長(zhǎng)率穩(wěn)定增長(zhǎng)。

2022年，F(xiàn)PGA市場(chǎng)收入為65億美元，預(yù)計(jì)2023年將增至70億美元。收入將持續(xù)增長(zhǎng)，到2024 年將達(dá)到75億美元，2025 年將達(dá)到82億美元，2026年將達(dá)到89億美元。隨著我們的進(jìn)一步推進(jìn)，預(yù)計(jì)該市場(chǎng)將在2027 年達(dá)到96億美元，2028 年達(dá)到100億美元，2029 年達(dá)到108億美元。這一增長(zhǎng)趨勢(shì)將持續(xù)下去，預(yù)計(jì)2030年收入將達(dá)到115億美元，2031年將達(dá)到124億美元，2032年將達(dá)到135億美元。

展望2032年，低端 FPGA 預(yù)計(jì)將達(dá)到48億美元，中端 FPGA 為38億美元，高端 FPGA 占市場(chǎng)總收入的49億美元。這種上升軌跡反映了 FPGA 在為從電信到汽車(chē)等廣泛應(yīng)用提供可定制和適應(yīng)性強(qiáng)的硬件解決方案方面發(fā)揮著至關(guān)重要的作用。

技術(shù)的市場(chǎng)份額分布揭示了全球現(xiàn)場(chǎng)編程門(mén)陣列 (FPGA) 市場(chǎng)的有趣格局。

截至最新數(shù)據(jù)，基于SRAM的FPGA以39%的份額占據(jù)市場(chǎng)主導(dǎo)地位。這些 FPGA 以其可重新配置性和速度而聞名，在靈活性和快速周轉(zhuǎn)時(shí)間至關(guān)重要的應(yīng)用中受到青睞；緊隨其后的是基于閃存的 FPGA，占據(jù)了28% 的市場(chǎng)份額。閃存 FPGA 因其非易失性配置存儲(chǔ)而受到重視，使其成為需要數(shù)據(jù)持久性和安全性的應(yīng)用的理想選擇；最后，基于反熔絲的 FPGA占據(jù)了33% 的市場(chǎng)份額。當(dāng)可靠性和安全性至關(guān)重要時(shí)，首選反熔絲技術(shù)，因?yàn)樗峁┮淮涡钥删幊膛渲茫坏┰O(shè)置就無(wú)法更改。

FPGA 市場(chǎng)的技術(shù)多樣性凸顯了根據(jù)特定應(yīng)用需求定制硬件解決方案的重要性，以確保許多行業(yè)從這些多功能設(shè)備中受益。

我們來(lái)看一下不同技術(shù)的FPGA的對(duì)比，在比較不同的 FPGA 編程技術(shù)時(shí)，有幾個(gè)關(guān)鍵因素會(huì)發(fā)揮作用。

首先，我們考慮易失性，基于 SRAM 的 FPGA允許在電路中進(jìn)行易失性重新編程。相比之下，基于反熔絲的 FPGA（無(wú)論是ONO 類(lèi)型還是非晶類(lèi)型）都提供非易失性編程，使其適合數(shù)據(jù)持久性至關(guān)重要的應(yīng)用。

其次，就面積和電氣特性而言，基于 SRAM 的 FPGA 往往比反熔絲變體具有更大的面積，反熔絲變體具有小型熔絲元件和編程晶體管。

開(kāi)關(guān)上的電阻 (R) 和寄生電容 (C) 在信號(hào)傳播中起著至關(guān)重要的作用，ONO 反熔絲 FPGA 具有適中的電阻（300-500 歐姆）和低電容（5F），而非晶反熔絲 FPGA 的表現(xiàn)較低電阻（50-100 歐姆）和稍高的電容（1.1-1.3F）。

此外，每種技術(shù)所需的額外制造步驟各不相同。SRAM FPGA 通常不涉及額外的制造步驟，因此相對(duì)簡(jiǎn)單。

相比之下，ONO 和非晶反熔絲 FPGA 都需要額外的步驟來(lái)創(chuàng)建熔絲和對(duì)晶體管進(jìn)行編程。

此外，在提供非易失性重新編程的同時(shí)，基于 EPROM 和 EEPROM 的 FPGA涉及額外的制造步驟，并且比反熔絲選項(xiàng)稍大的占地面積。

在為特定應(yīng)用選擇最合適的 FPGA 編程技術(shù)時(shí)，這些考慮因素強(qiáng)調(diào)了波動(dòng)性、可編程性、面積和電氣特性之間的權(quán)衡。

來(lái)到架構(gòu)方面，從根本上來(lái)說(shuō)，F(xiàn)PGA 的架構(gòu)由許多稱(chēng)為可配置邏輯塊 (CLB) 的重要元素組成。這些 CLB 被適應(yīng)性連接系統(tǒng)（通常稱(chēng)為結(jié)構(gòu)）包圍，該系統(tǒng)有助于在這些 CLB 之間路由信號(hào)。

此外，輸入/輸出 (I/O)模塊將 FPGA 連接到外部設(shè)備。根據(jù)特定制造商的不同，這些 CLB 可能由邏輯塊 (LB)、邏輯元件 (LE) 或邏輯單元 (LC) 等替代術(shù)語(yǔ)表示。

在單個(gè) CLB 中，您會(huì)發(fā)現(xiàn)多個(gè)邏輯塊。FPGA 的一個(gè)重要組件是查找表 (LUT)，它是一個(gè)定義性功能。LUT 為每個(gè)可能的輸入組合存儲(chǔ)一組預(yù)定的邏輯結(jié)果。

通常，廣泛采用具有四到六個(gè)輸入位的 LUT 。在這種情況下，經(jīng)常會(huì)遇到多路復(fù)用器 (mux)、全加器 (FA) 和觸發(fā)器等標(biāo)準(zhǔn)邏輯功能。

CLB 內(nèi)組件的配置和布局可能因設(shè)備而異。通常，它包括兩個(gè)三輸入 LUT、一個(gè)全加器、一個(gè) D 型觸發(fā)器和一個(gè)標(biāo)準(zhǔn)多路復(fù)用器。此外，還有兩個(gè)額外的多路復(fù)用器，它們是在 FPGA 編程期間設(shè)置的。

這種簡(jiǎn)化的 CLB 有雙重目的。在標(biāo)準(zhǔn)模式下，LUT 與 Mux 2 結(jié)合創(chuàng)建一個(gè)四輸入 LUT。相反，在算術(shù)模式下，LUT 輸出以及來(lái)自另一個(gè) CLB 的進(jìn)位輸入成為全加器的輸入。

Mux 4選擇全加器的輸出或 LUT 輸出。Mux 6通過(guò) D 觸發(fā)器確定操作是異步還是與 FPGA 時(shí)鐘同步。

在最新一代 FPGA 中，CLB 變得更加復(fù)雜，能夠在單個(gè)塊中處理多個(gè)任務(wù)。它們可以組合起來(lái)執(zhí)行乘法、數(shù)據(jù)存儲(chǔ)、計(jì)數(shù)甚至數(shù)字信號(hào)處理 (DSP) 任務(wù)等高級(jí)功能。

再看SoC FPGA，SoC FPGA 是片上系統(tǒng)現(xiàn)場(chǎng)可編程門(mén)陣列的縮寫(xiě)，提供針對(duì)不同應(yīng)用定制的各種處理功能。以英特爾的 Cyclone V為例，它是一款經(jīng)濟(jì)高效且節(jié)能的 SoC FPGA。

它專(zhuān)為在大容量場(chǎng)景中表現(xiàn)出色而設(shè)計(jì)，例如控制工業(yè)電機(jī)、橋接協(xié)議、處理視頻處理任務(wù)以及為便攜式設(shè)備供電。

Cyclone V 由兩個(gè)主要元素組成：FPGA部分和以單核或雙核32 位 Arm Cortex-A9 MPCORE為中心、主頻為 925 MHz 的硬處理器系統(tǒng)(HPS)。這兩個(gè)部分都配備了一系列外圍組件，其中可能包括來(lái)自第三方供應(yīng)商的專(zhuān)用硬件。與此形成鮮明對(duì)比的是，Stratix 10 SX面向高性能應(yīng)用，例如通信系統(tǒng)、加速數(shù)據(jù)中心、為高性能計(jì)算 (HPC) 設(shè)置提供動(dòng)力、處理雷達(dá)數(shù)據(jù)以及充當(dāng) ASIC 原型設(shè)計(jì)平臺(tái)。該 FPGA 憑借其四核64 位 Arm Cortex-A53處理器而大放異彩，運(yùn)行速度高達(dá)1.5 GHz。

統(tǒng)計(jì)可見(jiàn)，現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 是一種多功能半導(dǎo)體器件，因其靈活性和可重新配置性而應(yīng)用于電信、航空航天和工業(yè)自動(dòng)化等行業(yè)。它們由可配置邏輯塊 (CLB) 和可編程互連組成，無(wú)需定制芯片即可實(shí)現(xiàn)定制數(shù)字電路設(shè)計(jì)。

SoC FPGA 將 FPGA 結(jié)構(gòu)與嵌入式處理器相結(jié)合，適用于各種應(yīng)用。雖然 FPGA 具有低延遲、快速處理和成本優(yōu)勢(shì)，但它們比 GPU 更昂貴，尤其是對(duì)于較大的模型。來(lái)自電路板供應(yīng)商、IP 供應(yīng)商和工具的額外費(fèi)用可能會(huì)極大地增加總體成本。

文章來(lái)源：半導(dǎo)體行業(yè)觀察

審核編輯：湯梓紅