0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓級封裝中的窄間距RDL技術(shù)

CHANBAEK ? 來源:學術(shù)搬運工Up主 ? 作者:學術(shù)搬運工Up主 ? 2023-12-06 18:19 ? 次閱讀

上篇文章提到用于 IC 封裝的再分布層(RDL)技術(shù)Redistribution layer, RDL 的基本概念是將 I/O 焊盤的位置分配到芯片的其他位置,即用RDL轉(zhuǎn)接到錫球焊接的著陸焊盤位置,如下圖所示:

圖片

以下一種或多種情況可能需要這樣做:

a) I/O 焊盤可能太小或太緊而無法放置可靠的焊接連接;

b) I/O 焊盤可能需要放置在更靠近芯片中心的位置以減少熱應力;

c) 其他幾何要求(如將非對稱 I/O 布局轉(zhuǎn)換為對稱焊盤布局)可能需要 RDL。

RDL 的基本制造流程非常簡單,包括:

a) 創(chuàng)建嵌入 PI 材料中的銅引線,以將 I/O 焊盤重新布線到其著陸焊盤位置,這里主要有三步:

1)在晶圓表面頂部形成第一介電(永久)層,該層僅在 I/O 焊盤上方打開。通常,使用聚合物薄膜,例如BCB或聚酰亞胺(PI)作為絕緣體。

2)創(chuàng)建從 I/O 焊盤到著陸焊盤的銅引線。這將需要創(chuàng)建一個種子層,通常是TiW和Cu,通過臨時光刻膠創(chuàng)建“電鍍模板”,然后電化學沉積(ECD)銅引線,最后剝離光刻膠并蝕刻種子層。

3)創(chuàng)建第二個介電層。該層用于保護裸露的銅免受腐蝕,并定義著陸焊盤。

b) 在著陸焊盤頂部創(chuàng)建微凸塊(ubump, UBM),以創(chuàng)建與焊料的可靠連接,通常使用各種金屬和這些金屬的堆疊,如 Ti、Cu、Ni、Pd、Ag、Au、它主要作為焊料向金屬再分布層的擴散阻擋金屬。這些金屬可以通過ECD或濺射產(chǎn)生。無論哪種方式,都需要通過臨時光刻膠創(chuàng)建“電鍍模板”或“蝕刻模板”;

c) 最后,將可焊接金屬放在 UBM 頂部??珊附咏饘?,如 SnAgCu、AuSn、PbSn,可以在 UBM 頂部形成。這可以通過 ECD 或焊球(Ball drop,BG)來完成。

窄間距RDL(Redistribution Layer)技術(shù)是一種在集成電路封裝中常用的技術(shù),用于實現(xiàn)芯片與封裝之間的連接。RDL層通常由金屬線構(gòu)成,其主要功能是將芯片上的信號電源引腳布線映射到封裝上的引腳,以滿足高密度、高性能應用的需求。

窄間距RDL技術(shù)的特點是在芯片和封裝之間采用了非常小的間隔距離進行布線,可以實現(xiàn)更高的引腳密度和較短的電信號傳輸路徑,從而提高了電路性能和可靠性。

窄間距RDL技術(shù)主要包括以下幾個方面的關(guān)鍵技術(shù):

  1. 多層金屬線:通過在RDL層中使用多層金屬線,可以實現(xiàn)更多的引腳布線和更高的信號密度。
  2. 超細線寬和間距:采用先進的制造工藝,使得RDL層的金屬線寬度和間距可以達到亞微米級別,從而實現(xiàn)更高的集成度。
  3. 低介電常數(shù)材料:選擇低介電常數(shù)的材料作為RDL層的絕緣材料,可以減小信號傳輸?shù)难舆t和損耗,提高電路性能。
  4. 高密度布線規(guī)則:通過優(yōu)化布線規(guī)則和算法,實現(xiàn)更高的引腳密度和更緊湊的布線結(jié)構(gòu),使得整個系統(tǒng)的功耗、面積和性能得到優(yōu)化。

下圖顯示了窄間距RDL的橫截面示意圖:

圖片

有三種不同的方案可以實現(xiàn)窄間距RDL,并且UBM之前工藝和標準流程相同,在UBM之前完成的工藝截面圖如下圖所示:

圖片

1)Cu BUM & 錫球焊

按照與前面介紹類似的工藝流程創(chuàng)建Cu UBM,通過成錫球陣列焊或錫球噴射在其上焊錫球都可行。錫球焊,如下圖所示,無論是單獨完成(滾珠噴射)還是在傳質(zhì)過程中完成,都被稱為實現(xiàn)緊密間距的可靠和快速過程。使用錫球焊的另一個好處是,幾乎任何可以形成焊球的金屬,包括三元金屬;

圖片

2) Cu UBM & 化學鍍NiAu & 錫球焊

在Cu UBM頂部沉積化學鍍的NiAu,首先要對Cu UBM表面進行預處理。首先,氧化銅被銅蝕刻劑去除,并沉積一層薄薄的鈀 (Pd) 種子層。然后,Cu UBM化學鍍上一層Ni(自催化),然后通過氧化還原反應機制浸入Au。

隨著化學鍍鎳在橫向以及高度或厚度上的生長,原來的Cu UBM直徑會略有擴大,UBM直徑的擴大可以估計為鎳高度的2倍。這為滿足回流焊后所需的焊球高度提供了一定的靈活性。通過控制 Ni 厚度來調(diào)整化學鍍 Ni 直徑,可以創(chuàng)建不同的 UBM 直徑,從而影響焊接高度。完成化學鍍 NiAu 表面處理后,使用相同的方法將助焊劑和焊球放置在 UBM 頂部,即 GBP 或焊料噴射。

與1)相比,方案2)中的Cu UBM覆蓋有NiAu層,并為Cu UBM提供了防腐蝕保護的額外好處,如下圖所示:

圖片

3)Cu柱 & SnAg cap

在焊盤的頂部創(chuàng)建帶有錫銀(SnAg cap)蓋帽的銅柱,如下圖所示。其中Cu柱和SnAg帽是在同一電鍍工具中通過電鍍工藝完成的。使用此方案,可以省略化學鍍 NiAu 和錫球焊的過程。此方案也適用于相對較小的銅柱直徑和小間距應用,且需要更厚的臨時光刻膠,因為整體柱的高度可達 100 μm。

圖片

該方案的缺點是焊料合金選擇的限制。SnAg合金中的Ag百分比通常通過改變SnAg電解液中的Ag濃度或SnAg鍍層電流密度將其控制在1.5%至2.5%的范圍內(nèi)。

窄間距RDL技術(shù)在高性能芯片封裝中起著重要的作用,它可以支持更高的帶寬、更低的延遲和更高的集成度。這些特點使得窄間距RDL技術(shù)在高速通信人工智能、云計算等領(lǐng)域得到廣泛應用。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    450

    文章

    49636

    瀏覽量

    417144
  • 集成電路
    +關(guān)注

    關(guān)注

    5366

    文章

    11162

    瀏覽量

    358368
  • 半導體
    +關(guān)注

    關(guān)注

    334

    文章

    26316

    瀏覽量

    209979
  • IC封裝
    +關(guān)注

    關(guān)注

    4

    文章

    183

    瀏覽量

    26644
  • 晶圓級封裝
    +關(guān)注

    關(guān)注

    5

    文章

    33

    瀏覽量

    11496
收藏 人收藏

    評論

    相關(guān)推薦

    封裝的基本流程

    )、重新分配層(RDL)封裝、倒片(Flip Chip)封裝、及硅通孔(TSV)封裝。此外,本文還將介紹應用于這些
    的頭像 發(fā)表于 11-08 09:20 ?8083次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的基本流程

    HRP先進封裝替代傳統(tǒng)封裝技術(shù)研究(HRP先進封裝芯片)

    隨著封裝技術(shù)的不斷提升,眾多芯片設計及封測公司開始思考并嘗試采用
    的頭像 發(fā)表于 11-30 09:23 ?1786次閱讀
    HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>先進<b class='flag-5'>封裝</b>替代傳統(tǒng)<b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>研究(HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>先進<b class='flag-5'>封裝</b>芯片)

    支持高功率應用的RDL技術(shù)解析

    如之前的介紹用于 IC 封裝的再分布層(RDL)技術(shù)
    的頭像 發(fā)表于 12-06 18:26 ?3255次閱讀
    支持高功率應用的<b class='flag-5'>RDL</b><b class='flag-5'>技術(shù)</b>解析

    什么是封裝

    `封裝(WLP)就是在其上已經(jīng)有某些電路微結(jié)構(gòu)(好比古董)的晶片(好比座墊)與另一塊經(jīng)腐蝕帶有空腔的晶片(好比玻璃罩)用化學鍵結(jié)合在一起。在這些電路微結(jié)構(gòu)體的上面就形成了一個帶有
    發(fā)表于 12-01 13:58

    芯片封裝有什么優(yōu)點?

    芯片封裝技術(shù)是對整片晶進行封裝測試后再切割得
    發(fā)表于 09-18 09:02

    封裝的方法是什么?

    封裝技術(shù)源自于倒裝芯片。
    發(fā)表于 03-06 09:02

    用于扇出型封裝的銅電沉積

      隨著集成電路設計師將更復雜的功能嵌入更狹小的空間,異構(gòu)集成包括器件的3D堆疊已成為混合與連接各種功能技術(shù)的一種更為實用且經(jīng)濟的方式。作為異構(gòu)集成平臺之一,高密度扇出型
    發(fā)表于 07-07 11:04

    三維封裝技術(shù)發(fā)展

    先進封裝發(fā)展背景三維封裝技術(shù)發(fā)展
    發(fā)表于 12-28 07:15

    封裝有哪些優(yōu)缺點?

    圖為一種典型的封裝結(jié)構(gòu)示意圖。上的器件通過
    發(fā)表于 02-23 16:35

    封裝產(chǎn)業(yè)(WLP),封裝產(chǎn)業(yè)(WLP)是什么意思

    封裝產(chǎn)業(yè)(WLP),
    發(fā)表于 03-04 11:35 ?4.5w次閱讀

    什么是封裝

    在傳統(tǒng)封裝,是將成品切割成單個芯片,然后再進行黏合
    的頭像 發(fā)表于 04-06 15:24 ?1w次閱讀

    芯片封裝技術(shù)上市公司有哪些 封裝與普通封裝區(qū)別在哪

    封裝是在整個(wafer)的級別上進行封裝
    的頭像 發(fā)表于 08-30 16:44 ?3458次閱讀

    【科普】什么是封裝

    【科普】什么是封裝
    的頭像 發(fā)表于 12-07 11:34 ?1302次閱讀
    【科普】什么是<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>

    一文看懂封裝

    分為扇入型芯片封裝(Fan-In WLCSP)和扇出型
    的頭像 發(fā)表于 03-05 08:42 ?1017次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>

    詳解不同封裝的工藝流程

    在本系列第七篇文章,介紹了封裝的基本流程。本篇文章將側(cè)重介紹不同
    的頭像 發(fā)表于 08-21 15:10 ?672次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的工藝流程