0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何取出Virtuoso仿真結(jié)果的頻譜分量

星星科技指導(dǎo)員 ? 來源:eetop ? 作者:eetop ? 2023-12-07 09:33 ? 次閱讀

很多仿真結(jié)果都可以生成頻譜分量,如電壓,功率等。具體要取出某個仿真結(jié)果的某個頻譜分量,比如功率的基波,還是要看結(jié)果對應(yīng)的函數(shù)的幫助文檔,一般來說,函數(shù)里的harmonic list參數(shù)就是決定頻譜分量的,默認(rèn)是nil,可以給出所有的頻譜分量。取出基波分量可以用于后續(xù)的計算,比如計算效率。

1656916700938201.png

比如pvi(“hb” "/RFin" "/RFout" "/V1/PLUS" "/V2/PLUS" 1) 這就是取出基波的分量。

vh是仿節(jié)點(diǎn)電壓的頻域函數(shù),一般是vh('pss "/vload"),harmonic list默認(rèn)為nil, 出來的所有諧波是幅度表示。你可以選為基波,vh('pss "/vload" 1),這樣出來的電壓是復(fù)數(shù),可以表示幅度和相位,前面加個mag就和用nil是一樣的了,mag(vh('pss "/vload" 1))。

再舉個例子,比如pn('pnoise 1000000),就是取出1MHz的phase noise,可以用來算FoM值。

審核編輯:黃飛

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電壓
    +關(guān)注

    關(guān)注

    45

    文章

    5425

    瀏覽量

    115103
  • 頻譜
    +關(guān)注

    關(guān)注

    7

    文章

    869

    瀏覽量

    45460
  • 函數(shù)
    +關(guān)注

    關(guān)注

    3

    文章

    4237

    瀏覽量

    61965
收藏 人收藏

    評論

    相關(guān)推薦

    請問Pspice Model可以導(dǎo)入virtuoso仿真嗎?

    TI芯片中的Pspice Model可以導(dǎo)入virtuoso仿真嗎?
    發(fā)表于 08-12 07:06

    怎么才能夠?qū)⒄也ǖ闹绷?b class='flag-5'>分量取出?

    請教怎么才能夠?qū)⒄也ǖ闹绷?b class='flag-5'>分量取出,(我用低通濾波之后噪聲很大)
    發(fā)表于 09-19 06:13

    virtuoso版圖設(shè)計問題

    大家好,本人剛?cè)雐c行,這幾天用virtuoso畫版圖在LVS檢測過程中出現(xiàn)了如圖所示的報錯,有沒有哪位大神知道怎么改,麻煩賜教,很急謝謝!
    發(fā)表于 07-25 17:17

    virtuoso仿真出現(xiàn)ERROR (OSSHNL-514),該怎么解決?

    errors and regenerate the netlist....unsuccessful.Virtuoso 6.17 仿真出現(xiàn)如上錯誤,原理檢查只是出現(xiàn)警告,請問這要怎么解決?謝謝`
    發(fā)表于 07-17 20:43

    virtuoso仿真

    or subcircuit, `nmos_6p0'. Either include the。。。。仿真前需要設(shè)置model libraries,這個怎么設(shè)置啊。我用的是virtuoso 6.1.7
    發(fā)表于 07-19 20:16

    基于Virtuoso平臺的單片射頻收發(fā)系統(tǒng)電路仿真與版圖設(shè)計

    系統(tǒng)的需要,進(jìn)而評估每個實(shí)際模塊對系統(tǒng)性能的影響。基于Virtuoso Spectre/SpectreRF的電路模塊仿真設(shè)計基于上述的行為仿真結(jié)果和指標(biāo)分配
    發(fā)表于 11-26 10:56

    頻譜基礎(chǔ)

    。tr相關(guān)的分量因tr延遲而從更低的頻率開始衰減。下面匯總了每種情況的結(jié)果??偠灾?dāng)頻率較低且上升/下降較慢時,頻譜會衰減。從EMC的角度來看,也就是頻譜的振幅較低時更有利。①頻率
    發(fā)表于 12-05 10:05

    virtuoso軟件里怎么樣仿真混頻器的隔離度呢?

    請問一下,對于BiCMOS工藝設(shè)計的混頻器,在virtuoso軟件里怎么樣仿真其隔離度呢?
    發(fā)表于 06-24 07:00

    virtuoso中進(jìn)行CMOS反相器和靜態(tài)寄存器的電路設(shè)計

    這篇博客記錄一下virtuoso中進(jìn)行CMOS反相器和靜態(tài)寄存器的電路設(shè)計以及功能仿真,適合入門。還做了版圖設(shè)計,但是自己對原理不是不清楚,在此就不記錄了。virtuoso電路設(shè)計環(huán)境基本教學(xué)一
    發(fā)表于 11-12 06:28

    virtuoso仿真問題

    仿真電阻做負(fù)載的共源極放大電路時,無論仿真dc還是ac,給vgs設(shè)置了值,但最終出現(xiàn)的波形都顯示輸入為零,這是為啥呢?
    發(fā)表于 11-12 16:40

    簡單的直接擴(kuò)展頻譜通信系統(tǒng)仿真分析

    仿真,并進(jìn)行仿真結(jié)果的觀測和分析,已經(jīng)成為通信工作者的一個迫切技術(shù)需求。本文通過對擴(kuò)展頻譜技術(shù)的理論及直接擴(kuò)展頻譜系統(tǒng)的構(gòu)成和工作原理的闡述
    發(fā)表于 12-12 14:12 ?2369次閱讀
    簡單的直接擴(kuò)展<b class='flag-5'>頻譜</b>通信系統(tǒng)<b class='flag-5'>仿真</b>分析

    WillSemi采用的Cadence Virtuoso定制IC設(shè)計平臺有哪些優(yōu)點(diǎn)?

    采用Virtuoso電路原理圖編輯器與Virtuoso版圖套件將總周轉(zhuǎn)時間縮短30-50%:Virtuoso電路原理圖編輯器內(nèi)置種類齊全的的,用于各種仿真的,定義明確的元件庫,可以加快
    發(fā)表于 08-08 18:11 ?1429次閱讀

    將電磁波分析成正弦波分量,并按波長排列這些分量結(jié)果叫什么?

    頻譜是“將電磁波分析成正弦波分量,并按波長排列這些分量結(jié)果” 也就是“把具有復(fù)雜成分的東西分析成簡單的成分,并按特征量的大小排列這些成分……”。這是一個比較實(shí)際的解釋,但仔細(xì)考慮后,
    的頭像 發(fā)表于 06-10 13:34 ?2970次閱讀

    Candence Virtuoso進(jìn)行基本的電路設(shè)計

    這篇博客記錄一下virtuoso中進(jìn)行CMOS反相器和靜態(tài)寄存器的電路設(shè)計以及功能仿真,適合入門。還做了版圖設(shè)計,但是自己對原理不是不清楚,在此就不記錄了。virtuoso電路設(shè)計環(huán)境基本教學(xué)一
    發(fā)表于 11-07 10:21 ?47次下載
    Candence <b class='flag-5'>Virtuoso</b>進(jìn)行基本的電路設(shè)計

    如何在Virtuoso界面集成Calibre接口呢?

    Siemens的Calibre是業(yè)內(nèi)權(quán)威的版圖驗(yàn)證軟件,被各大Foundry廠廣泛認(rèn)可。用戶可以直接在Virtuoso界面集成Calibre接口,調(diào)用版圖驗(yàn)證結(jié)果數(shù)據(jù),使用起來極為方便。
    的頭像 發(fā)表于 08-24 11:14 ?2986次閱讀
    如何在<b class='flag-5'>Virtuoso</b>界面集成Calibre接口呢?