PCIe Gen5 Card金手指仿真與設計(下)

接上文提到有沒有更簡便的方法可以不做那么復雜的彎針模型呢？模型建立越接近真實情況固然越準確，但是耗費時間，準確和效率找到平衡才是智者所為。

打個比方，當學習分數(shù)達到一定的程度，每提高一點，都必然要耗費心力。但在這個地方耗費心力，其實是透支未來。這也好比，一天掙100，如果要掙110，要加班3小時。那還不如省下3小時去學習，綜合能力提升了自然可以找200一天的工作。

那我們就來看看是否有效率更高的方法。

2.5D仿真

SIWave或者PowerSI這類軟件可以解這個問題嗎？要找簡單方法，當然也要嘗試看看。

1.SIWave中直接下Port

求解用時8分鐘，諧振影響非常大，顯然結果不可用，方法不可取。

2.GND做Group

S21在10G以內(nèi)很接近了，10G之后震蕩加大，S11差異還是較大。PCIe Gen3以內(nèi)用此方法還勉強可以接受。

3.SIWave with HFSS Region

看結果有點出乎意料，實則情理之中。SIwave with HFSS Region并不是萬金油。解線路中的過孔結構沒有問題，但是這種連接器結構，Region部分導入HFSS后Port依然是Circuit Port。

由此可見，2.5D軟件解金手指結構并不可取，Port的影響是主要因素。

高速SerDes互連信號中長鏈路S參數(shù)提取的四種方法中也提到過SIWave with HFSS Region在幾種方法對比中表現(xiàn)是最差的，并沒有官方宣傳的那么好，希望是我使用不當造成的，慎用！

HFSS中快速Port驗證

①Coax Port

在SIwave中直接長焊球，生成Port，快速簡單，再導入HFSS，省去建模的繁瑣。

此種解法在35G左右有諧振，整體上比在SIwave中求解靠譜多了。計算時間1.5小時。

②直接下Lumped Port

此解法與SIwave結果類似，不可取。

③減小Lumped Port尺寸

沒有改善，因此直接Lumped Port方式可以排除。

④Wave Port

結果符合預期，比實際應用情景略理想一點。

⑤非直接下Port，利用理想PEC建立Lumped Port

對比發(fā)現(xiàn)，方案④⑤是最接近真實情況的。放在一起比較，④⑤的S21曲線幾乎完全一致。同時⑤的S11也是最接近真實情況的。而且⑤比④操作起來也更簡單。

方案①與真實情況對比，20GHz以內(nèi)沒有問題，高頻差距較大。

總結：對于PCIe Gen5金手指結構的仿真，要想準確，那就要加入連接器模型，稍微偷偷懶的方案首選⑤，其次④。繼續(xù)偷懶的話，PCIe Gen4可以選方案①。

如果還要追求速度，PCIe Gen3以內(nèi)可以使用SIwave GND Group。

剛才也強調(diào)，是要在精度和效率上找平衡，方案⑤到底可不可??？仿真的結果說到底還是仿，仿的結果取決于人和軟件，測過才知道。

測試驗證

取下子卡上的PCIe連接器，露出焊盤，隨機測試一組差分信號。

測試設備：迪賽康科技（深圳）有限公司桌面探針系統(tǒng)

16GHz -6.74dB損耗

使用上述⑤的Port建立方法挑選測試的這對差分信號進行仿真

16GHz -5.65dB損耗

仿真與測試相比，趨勢是對得上的，但是還相差了1.1dB，S11也比實際測試的理想很多。

1.1dB什么概率呢，差不多在968的板材上還能走1100mil長度走線，988板材還能走1400mil走線。

找找原因不難發(fā)現(xiàn)，仿真的時候我們默認阻抗都是一致性的，看上圖測試結果就會發(fā)現(xiàn)PCB板廠加工的阻抗非常差。內(nèi)層走線能從94一路滑坡到74。實際設計是這樣的。

仿測擬合

為了證實一下阻抗的影響，故意做了一組接近實測阻抗趨勢的同一對走線。

重新按照方法⑤仿真

16GHz -6.03dB損耗

16GHz損耗變差了，S11也變差了，更接近實測的結果

較真地問一下為什么還有差別？

影響阻抗的因素有很多，這里也只是仿照測試結果的趨勢隨便改變了一組參數(shù)，具體板廠是怎么加工的偏差尚不知道，因此仿真與測試還有差異很正常。

這里要證明的是仿真總是理想的，結果如何測過才知道。