0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

全CMOS帶隙電壓基準(zhǔn)的工作原理

CHANBAEK ? 來源:左半平面零點(diǎn) ? 作者:左半平面零點(diǎn) ? 2023-12-15 15:47 ? 次閱讀

傳統(tǒng)帶隙電壓基準(zhǔn)

圖片

圖1(來源于《模擬CMOS集成電路設(shè)計(jì)(英文第2版)》)

傳統(tǒng)的帶隙電壓基準(zhǔn)如圖1所示,雙極型晶體管基極-發(fā)射極電壓差ΔVBE具有正溫度系數(shù),而雙極型晶體管基極-發(fā)射極電壓VBE具有負(fù)溫度系數(shù),如果將兩個(gè)電壓進(jìn)行相加,理論上就可以通過設(shè)計(jì)合適的參數(shù)實(shí)現(xiàn)零溫度系數(shù)電壓,如圖2。具體可以參考拉扎維模集的第12章的內(nèi)容。

圖片

圖2(來源于公開資料

圖1電路輸出電壓為:

image.png

其中當(dāng)ln n (1+R2/R3 )約等于17.2時(shí)可以實(shí)現(xiàn)輸出電壓Vout的零溫度系數(shù)。于是該電路有雙極型晶體管不同的電流密度比例n以及R2、R3電阻的阻值3個(gè)設(shè)計(jì)因子。

全CMOS帶隙電壓基準(zhǔn)

與利用雙極型晶體管的基極-發(fā)射極電壓差ΔVBE、基極-發(fā)射極電壓VBE實(shí)現(xiàn)正負(fù)溫度系數(shù)抵不同,全CMOS帶隙電壓基準(zhǔn)利用了增強(qiáng)型MOS與耗盡型MOS閾值電壓不同的原理來實(shí)現(xiàn)電壓基準(zhǔn)。MOS的閾值電壓均呈現(xiàn)負(fù)溫度系數(shù),但增強(qiáng)型MOS的閾值電壓>0,耗盡型MOS的閾值電壓<0。

圖片

圖3

如圖3,其中M1、M2為耗盡型MOS,處于常開狀態(tài),此支路必然導(dǎo)通,設(shè)電流為 I ,則I 可以表示為 (其中VT(depletion)為耗盡型MOS的閾值電壓、μD為耗盡型MOS的電子遷移率) :

image.png

其中M3為增強(qiáng)型MOS,假設(shè)使M3通過的電流也為I ,那么其柵源電壓可以表示為(其中 VT(enhance)為增強(qiáng)型MOS的閾值電壓、μE為增強(qiáng)型MOS的電子遷移率):

image.png

還可以寫為:

image.png

基準(zhǔn)電壓為:

image.png

而MOS的閾值電壓以及電子遷移率都會(huì)隨溫度變化,可以寫為以下關(guān)系(其中β1為MOS閾值電壓的溫度系數(shù)、β2為電子遷移率的溫度系數(shù),T0為常溫):

image.png

把這兩個(gè)關(guān)系式代回VREF的表達(dá)式中,或者代回VGS3計(jì)算量更小一些,并對(duì)溫度T求導(dǎo),再令其為零??梢宰约涸囍茖?dǎo)一下,公式太長懶得敲了,就只把結(jié)論給出來叭,M1與M3的尺寸關(guān)系需滿足(其中β1E 、β2E為增強(qiáng)型MOS的閾值電壓溫度系數(shù)和電子遷移率溫度系數(shù),β1D 、β2D為耗盡型MOS的閾值電壓溫度系數(shù)和電子遷移率溫度系數(shù)):

image.png

結(jié)束語

突然覺得學(xué)模擬真的很難,之前總覺得看完了拉扎維的模集自己好像沒什么東西學(xué)了,但現(xiàn)在發(fā)現(xiàn)并不是這樣。拉扎維老先生的模集真的是一本圣經(jīng)!可以說早上看跟晚上看有不一樣的收獲、同男生一起看跟同女生一起看有不一樣的收獲甚至吃飯看跟上廁所看也有不一樣的收獲,哈哈哈。所以感覺一方面要多讀幾遍,另一方面模擬集成電路有意思的電路真的很多,拉扎維老先生也不可能把所有的東西全寫上去(都已經(jīng)幾百頁厚了你還想怎么樣?),所以說還要讀各種各樣的文章,堅(jiān)持下去就好了,總有一天會(huì)派上用場。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5365

    文章

    11159

    瀏覽量

    358352
  • CMOS
    +關(guān)注

    關(guān)注

    58

    文章

    5620

    瀏覽量

    234490
  • 電壓基準(zhǔn)
    +關(guān)注

    關(guān)注

    1

    文章

    93

    瀏覽量

    20379
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9499

    瀏覽量

    136928
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    基準(zhǔn)電路設(shè)計(jì)原理

    基準(zhǔn)廣泛應(yīng)用于模擬集成電路中。基準(zhǔn)電路輸出的基準(zhǔn)
    的頭像 發(fā)表于 07-06 10:42 ?1715次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路設(shè)計(jì)原理

    基于LDO穩(wěn)壓器的基準(zhǔn)電壓源設(shè)計(jì)

    基準(zhǔn);LDO穩(wěn)壓器;溫度系數(shù);電源抑制比;運(yùn)算放大器 CMOS基準(zhǔn)電壓源不但能夠提供系統(tǒng)要求
    發(fā)表于 10-09 14:42

    請問如何實(shí)現(xiàn)低電壓基準(zhǔn)電壓源的設(shè)計(jì)?

    如何實(shí)現(xiàn)低電壓基準(zhǔn)電壓源的設(shè)計(jì)?傳統(tǒng)帶基準(zhǔn)電壓
    發(fā)表于 04-20 06:12

    求一種低溫漂輸出可調(diào)基準(zhǔn)電壓源的設(shè)計(jì)方案

    基準(zhǔn)電壓工作原理是什么?一種低溫漂輸出可調(diào)
    發(fā)表于 05-08 06:38

    基準(zhǔn)是什么?基準(zhǔn)的結(jié)構(gòu)是由哪些部分組成的?

    基準(zhǔn)是什么?基準(zhǔn)的功能工作原理是什么?
    發(fā)表于 06-22 08:14

    基于汽車環(huán)境的基準(zhǔn)電壓源的設(shè)計(jì)

    比較了傳統(tǒng)帶運(yùn)算放大器的基準(zhǔn)電壓源電路與采用曲率補(bǔ)償技術(shù)的改進(jìn)電路,設(shè)計(jì)了一種適合汽車電子使用的
    發(fā)表于 12-22 17:22 ?22次下載

    CMOS基準(zhǔn)電壓源曲率校正方法

    基準(zhǔn)電壓源是集成電路系統(tǒng)中一個(gè)非常重要的構(gòu)成單元。結(jié)合近年來的設(shè)計(jì)經(jīng)驗(yàn),首先給出了基準(zhǔn)源曲率產(chǎn)生的主要原因,而后介紹了在高性能
    發(fā)表于 05-25 14:52 ?34次下載
    <b class='flag-5'>CMOS</b><b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源曲率校正方法

    CMOS基準(zhǔn)電壓源中的曲率校正方法

    基準(zhǔn)電壓源是集成電路系統(tǒng)中一個(gè)非常重要的構(gòu)成單元。結(jié)合近年來的設(shè)計(jì)經(jīng)驗(yàn),首先給出了基準(zhǔn)源曲率產(chǎn)生的主要原因,而后介紹了在高性能
    發(fā)表于 09-27 14:30 ?58次下載
    <b class='flag-5'>CMOS</b><b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源中的曲率校正方法

    電壓基準(zhǔn)源的設(shè)計(jì)與分析

    本文介紹了基準(zhǔn)源的發(fā)展和基本工作原理以及目前較為常用的基準(zhǔn)源電路結(jié)構(gòu)。設(shè)計(jì)了一種基于Banba結(jié)構(gòu)的
    發(fā)表于 05-24 15:18 ?79次下載
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>電壓</b><b class='flag-5'>基準(zhǔn)</b>源的設(shè)計(jì)與分析

    用于音頻AD轉(zhuǎn)換器的CMOS電壓基準(zhǔn)

    在傳統(tǒng)帶基準(zhǔn)電壓源電路結(jié)構(gòu)的基礎(chǔ)上,通過在運(yùn)放中引入增益提高級(jí),實(shí)現(xiàn)了一種用于音頻-A/D轉(zhuǎn)換器的CMOS
    發(fā)表于 10-10 14:49 ?43次下載
    用于音頻AD轉(zhuǎn)換器的<b class='flag-5'>CMOS</b><b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>電壓</b><b class='flag-5'>基準(zhǔn)</b>源

    低溫漂系數(shù)共源共柵CMOS基準(zhǔn)電壓源_鄧玉斌

    低溫漂系數(shù)共源共柵CMOS基準(zhǔn)電壓源_鄧玉斌
    發(fā)表于 01-08 10:24 ?5次下載

    cmos基準(zhǔn)電壓源設(shè)計(jì)

    是導(dǎo)的最低點(diǎn)和價(jià)帶的最高點(diǎn)的能量之差。也稱能。越大,電子由價(jià)帶被激發(fā)到導(dǎo)
    發(fā)表于 11-24 15:45 ?2.3w次閱讀
    <b class='flag-5'>cmos</b><b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源設(shè)計(jì)

    基準(zhǔn)電路_cmos無運(yùn)放基準(zhǔn)

    本文為大家介紹一個(gè)cmos無運(yùn)放基準(zhǔn)源電路。
    發(fā)表于 01-11 16:52 ?1.6w次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路_<b class='flag-5'>cmos</b>無運(yùn)放<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>源

    基準(zhǔn)是什么_基準(zhǔn)電路的優(yōu)點(diǎn)

    本文首先介紹了基準(zhǔn)是什么,然后分析了基準(zhǔn)的原理。
    發(fā)表于 08-06 17:48 ?8851次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>是什么_<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路的優(yōu)點(diǎn)

    如何減小cmos基準(zhǔn)溫度系數(shù)工藝角的影響?

    、速度快等優(yōu)點(diǎn),在眾多電子設(shè)備中應(yīng)用廣泛。其中,基準(zhǔn)電壓就是一個(gè)比較重要的參數(shù),而基準(zhǔn)電壓的溫度系數(shù)是指在不同溫度下電路帶來的基準(zhǔn)
    的頭像 發(fā)表于 10-23 10:29 ?929次閱讀