DshanMCU-R128s2硬件設(shè)計(jì)指南

原理圖設(shè)計(jì)

硬件系統(tǒng)框圖

R128是一顆專為“音視頻解碼”而打造的全新高集成度 SoC，主要應(yīng)用于智能物聯(lián)和專用語(yǔ)音交互處理解決方案。

• 單片集成 MCU+RISCV+DSP+CODEC+WIFI/BT+PMU，提供生態(tài)配套成熟、完善的用于系統(tǒng)、應(yīng)用和網(wǎng)絡(luò)連接開(kāi)發(fā)的高效算力；
• 集成 8MB/16MB/32MB PSRAM，為音視頻解碼、大容量存儲(chǔ)、掃碼以及網(wǎng)絡(luò)連接提供充裕的高容量、高帶寬的內(nèi)存支持；
• 擁有豐富的音頻接口 IIS/PCM、OWA、DMIC、LINEOUT、MICIN 以及通用通訊接口 IIC、UART、SDIO、 SPI、ISO7816卡接口；同時(shí)支持 U 盤、SD卡、IR-TX/RX；
• 內(nèi)置 LDO、GPADC、LEDC，簡(jiǎn)化系統(tǒng)方案設(shè)計(jì)，降低 BOM成本。

硬件系統(tǒng)基本工作原理

R128硬件系統(tǒng)基本工作流程如下：

• 硬件系統(tǒng)正常上電，主控復(fù)位之后，CPU開(kāi)始執(zhí)行 BROM固化代碼，對(duì)系統(tǒng)資源和關(guān)鍵外設(shè)進(jìn)行配置及初始化，包括電源，時(shí)鐘，總線，復(fù)位，存儲(chǔ)接口等。
• 根據(jù)配置，在 BROM階段將系統(tǒng)初始化信息（串口、PSRAM等）從存儲(chǔ)介質(zhì)讀取到系統(tǒng) SRAM，進(jìn)行芯片及系統(tǒng)的進(jìn)一步詳細(xì)配置和初始化工作；執(zhí)行完 Boot0 程序后進(jìn)入 boot 階段。
• 從外部存儲(chǔ)介質(zhì)中讀取下一階段需要的軟件代碼，啟動(dòng)操作系統(tǒng)，并對(duì)系統(tǒng)資源和外設(shè)進(jìn)行管理。
• 操作系統(tǒng)啟動(dòng)之后，根據(jù)產(chǎn)品不同需求加載相關(guān)啟動(dòng)，比如 USB、音頻、WIFI、顯示、藍(lán)牙等模塊，最終完成開(kāi)機(jī)啟動(dòng)，進(jìn)入普通操作界面。
• 系統(tǒng)支持 watchdog 應(yīng)用監(jiān)視系統(tǒng)的運(yùn)行，當(dāng)程序跑飛或者發(fā)生死循環(huán)時(shí)，watchdog模塊會(huì)發(fā)出一個(gè)復(fù)位信號(hào)，使 SOC復(fù)位，軟件系統(tǒng)重新啟動(dòng)。

R128硬件系統(tǒng)組成如下表：

CPU小系統(tǒng)

R128 CPU小系統(tǒng)包括時(shí)鐘系統(tǒng)，系統(tǒng)配置 PIN、復(fù)位系統(tǒng)和 Debug 部分。

時(shí)鐘系統(tǒng)信號(hào)PIN說(shuō)明

R128 硬件系統(tǒng)包含 DCXO 40M/RTC 32.768K 兩個(gè)時(shí)鐘，對(duì)應(yīng)時(shí)鐘信號(hào)說(shuō)明如表所示。

RTC 32.768K時(shí)鐘可以從內(nèi)部 RC振蕩電路產(chǎn)生，可不使用外部 32K晶振。

小系統(tǒng)配置說(shuō)明

R128小系統(tǒng)配置 PIN說(shuō)明如表所示。

• RESET和 CHIP-PWD均可實(shí)現(xiàn)系統(tǒng)復(fù)位功能，但 CHIP-PWD包含 R128內(nèi)部 PMU掉電控制功能，可讓R128實(shí)現(xiàn)上電復(fù)位功能。
• RESET/CHIP-PWD信號(hào)上接下地電容默認(rèn)為 1nF，用于濾波和增強(qiáng) ESD 防護(hù)能力
• 為避免 SOC啟動(dòng)時(shí)誤進(jìn)入升級(jí)狀態(tài)，PA1/FEL0和 PA2/FEL1 不能同時(shí)接下拉電阻。

主晶振電路

• R128 DCXO模塊推薦使用 40M 晶振以獲得更好的射頻性能。
• 晶振選型參考如下:
• R128集成 WIFI/BT功能，為獲得更好的射頻性能，建議晶振選型頻率容限與頻率穩(wěn)定性均≤ 10ppm
• 晶體負(fù)載電容指標(biāo) CL，建議 CL≥10pF。CL過(guò)小會(huì)導(dǎo)致晶體溫飄過(guò)大
• 晶體驅(qū)動(dòng)能力 DL，建議典型值 100uW，最大不超過(guò) 200uW。取值過(guò)小會(huì)影響晶體壽命。
• 外掛匹配電容大小根據(jù)晶振規(guī)格和 PCB而定，要求匹配電容+板級(jí)雜散電容總值等于晶振規(guī)格要求的負(fù)載電容大小。
• 串接電阻需要預(yù)留位置，便于調(diào)試振蕩幅度處理 EMI 問(wèn)題。

晶振參數(shù)不得隨意更改，需保證晶體自身負(fù)載電容、外掛匹配電容、PCB走線負(fù)載電容三者匹配。

32.768K時(shí)鐘電路

• 支持內(nèi)部 RCOSC時(shí)鐘，支持 HOSC校準(zhǔn)，滿足 32.768K時(shí)鐘輸出。
• 外掛 32.768K 晶振時(shí)，外掛匹配電容大小根據(jù)晶振規(guī)格和 PCB而定，要求匹配電容+板級(jí)雜散電容總值等于晶振規(guī)格要求的負(fù)載電容大小。
• LXTAL_IN/LXTAL_OUT 之間并接的電阻，必須保留，用于對(duì)頻率微調(diào)。

晶振參數(shù)不得隨意更改，需保證晶體自身負(fù)載電容、外掛匹配電容、PCB走線負(fù)載電容三者匹配。

復(fù)位電路設(shè)計(jì)

R128可以選擇使用外部復(fù)位 IC提供復(fù)位信號(hào)，也可以使用內(nèi)部復(fù)位源。

• 內(nèi)部上電復(fù)位觸發(fā)門檻：VBAT爬升至約 2.4V；
• 內(nèi)部下電復(fù)位觸發(fā)門檻：VBAT跌落至 3.0V/2.9V/2.8V/2.7V/2.6V/2.5V(軟件可配置)，詳見(jiàn) R128用戶手冊(cè)；
• 使用外部復(fù)位 IC 復(fù)位，時(shí)長(zhǎng)不得低于 64ms；
• RESET Pin放置 1nF電容。

DEBUG電路設(shè)計(jì)

R128支持 USB（OTG）、UART、JTAG與 SWD 等多種調(diào)試方式，客戶可根據(jù)需要選擇合適的調(diào)試方式，建議在設(shè)計(jì)時(shí)對(duì)相應(yīng)的調(diào)試接口預(yù)留測(cè)試點(diǎn)方便后續(xù)調(diào)試驗(yàn)證。

電源系統(tǒng)設(shè)計(jì)

SOC端電源質(zhì)量要求

R128集成 PMU，外部?jī)H需提供 VBAT 電源即可滿足 R128 電源應(yīng)用需求，其他電源由內(nèi)部 PMU 產(chǎn)生。

SOC端電源電容設(shè)計(jì)

R128 SOC端各電源要求濾波電容容值如下：

• VDD_LX管腳建議預(yù)留放置 1個(gè) 2.2uF電容；
• VDD_SENSE管腳建議放置 1個(gè) 4.7uF電容；
• VDD_CLK、VDD18_ANA1、VDD18_TX1、VDD18_ANA2、VDD18_TX2電源 pin建議各放置 1個(gè) 100nF電容，靠近管腳放置；

• VDD_DSP建議放置 1個(gè) 1uF電容，靠近管腳放置；
• VDD_RTC建議放置 1個(gè) 1uF電容，靠近管腳放置；
• VDD_SYS1、VDD_SYS2建議各放置 1 個(gè) 1uF電容，靠近管腳放置；
• VDD_AON建議放置 1個(gè) 1uF電容，VDD12_PSM 建議放置 1 個(gè) 100nF 電容，靠近管腳放置；
• VDD_3V3建議放置 1個(gè) 1uF電容， VDD33_LB1、VDD33_LB2 建議各放置 1 個(gè) 100nF 電容，靠近管腳放置；
• VDD_IO1、VDD_IO2、VDD_IO_5VTOL建議各放置 1 個(gè) 100nF 電容，靠近管腳放置；

• AVDD電源與 AGND之間至少 1個(gè) 2.2uF電容，靠近引腳放置。

上電時(shí)序設(shè)計(jì)

R128各模塊供電采用內(nèi)部 PMU，其上電時(shí)序如圖所示，時(shí)序描述如下：

• VBAT為 SOC外部電源輸入，其上電至 2.4V附近觸發(fā)內(nèi)部 POR復(fù)位；
• 完成 POR 復(fù)位后，PMU各路 DCDC、LDO按照下圖所示時(shí)序進(jìn)行上電；

當(dāng)使用外部 DCDC 或 LDO為 R128 的 VDD_IO1、VDD_IO2和 VDD_IO_5VTOL進(jìn)行供電時(shí)，為避免電源從 IO漏電導(dǎo)致 SOC啟動(dòng)失敗，建議使用 EXT_LDO（pin VDD_3V3）對(duì)外部 DCDC或 LDO 進(jìn)行時(shí)序控制。

下電時(shí)序設(shè)計(jì)

R128下電時(shí)序如圖所示，時(shí)序描述如下：

• R128內(nèi)部集成掉電復(fù)位功能，通過(guò)檢測(cè) VBAT電壓觸發(fā)復(fù)位，可軟件使能掉電復(fù)位功能和配置門檻電壓，詳見(jiàn) R128 用戶手冊(cè)描述；
• 復(fù)位信號(hào)拉低后，DXCO、RCOSC停止振蕩，各路 DCDC、LDO停止輸出。

PSRAM 電路設(shè)計(jì)

R128內(nèi)置 PSRAM，無(wú)需外部電路，只需滿足 R128 電源設(shè)計(jì)要求即可。

Flash 電路設(shè)計(jì)

R128支持合封 SPI Nor FLSAH，支持外掛 SPI Nand/Nor、eMMC，設(shè)計(jì)說(shuō)明如下：

• 使用合封 SPI Nor FLASH 時(shí)，VDD-IO1必須使用 3.3V電源；
• 使用外掛 SPI Nand/Nor、eMMC 器件時(shí)，可選擇從 PA24-PA29、PB4-PB7&PB14/15、PA2-PA7 三個(gè)地方啟動(dòng)；
• 啟動(dòng)介質(zhì)選擇支持 Try 與 eFuse Select 兩種方式；
• Try 方式啟動(dòng)順序?yàn)?SDC0->SPI NOR->SPI NAND->EMMC，該模式僅支持輪詢 PA 口的啟動(dòng)介質(zhì)
• eFuse Select方式啟動(dòng)順序由 eFuse決定，具體啟動(dòng)順序及燒碼值可定制

SPI NOR/NAND 參考設(shè)計(jì)

GPIO 電路設(shè)計(jì)

R128 有PA/PB 2 組GPIO,GPIO 邏輯電平與供電電壓有關(guān)。

• 未使用的GPIO 優(yōu)先建議接地或者Floating，軟件設(shè)定為disabled 狀態(tài)；
• IO 上拉電阻上拉電壓選擇IO 所在電源域。

LED電路設(shè)計(jì)

R128集成 LEDC功能，可以直接驅(qū)動(dòng)集成式 LED。

集成式 LED一般供電范圍是 3.5～5.3V，Vih必須大于 0.7*VDD，如 WS2812C。當(dāng) VDD為 5V供電時(shí)，Vih必須大于 3.5V，已超出 SOC IO輸出電壓范圍。解決方案：

• 5V供電串聯(lián) 1N4148二極管，降低 VDD電壓，理論 VDD電壓為 4.3V，此時(shí) Vih 大于 3V 即可；
• 市場(chǎng)已有 5V 供電且支持 3.3V邏輯控制的集成式 LED，如 WS2128B-V4/V5。

USB電路設(shè)計(jì)

R128 USB接口具有 HOST和 OTG功能，在產(chǎn)品功能定義上需要注意區(qū)別。

• 若使用 Micro USB 供電，建議在 VBUS上放置限流和防倒灌 IC、TVS 保護(hù)器件；
• USB-ID 信號(hào)為 OTG 檢測(cè)信號(hào)，上拉電壓選擇 USB-ID Pin所在電源域；
• USB-ID 信號(hào)到 SOC端的 GPIO 串接 1K~1.5K電阻提升 ESD性能；
• 建議在 VBUS 上放置穩(wěn)壓管和 TVS保護(hù)器件；
• D+/D-信號(hào)線為高速信號(hào)線，并接的 TVS 要求低容值，否則影響數(shù)據(jù)傳輸，以小于 4pF 為宜；串接預(yù)留 5 電阻。

SD Card 電路設(shè)計(jì)

• SDC0-CLK串接 33R電阻，靠近 SoC擺放；
• SDC0-CMD和 SDC0-DET Pin芯片內(nèi)部集成 15K上拉電阻，外部 10K上拉默認(rèn) NC；
• SDC0-DET串接 1K電阻，減緩信號(hào)下沖和提供 IO ESD能力；
• 靠近 SD 卡座，每個(gè)信號(hào) Pin放置 ESD器件。
• SD卡座電源 VDD預(yù)留串聯(lián) 0R電阻，防止卡插入時(shí)，瞬間大電流燒卡。

音頻電路設(shè)計(jì)

• 3個(gè) ADC，可支持 3 個(gè)差分 MIC 輸入；
• 2個(gè) DAC，R128-S1/S2可支持差分立體聲輸出，R128-S3可支持單聲道差分音頻輸出；
• 支持 1 套 I2S/PCM 接口，支持 TDM模式，支持主從模式；
• 支持 OWA 輸出，兼容 SPDIF 協(xié)議；
• 支持 DMIC 8 聲道輸入。

音頻設(shè)計(jì)建議如下：

• AVDD對(duì)地電容為 2.2uF；VRA1對(duì)地電容為 470nF；VRA2對(duì)地電容為 470nF；MBIAS對(duì)地電容為 2.2uF；
• AVDD/VRA1/VRA2的 AGND通過(guò) 0R電阻單點(diǎn)到 GND；

• MIC1-3建議組合成 2MIC+1AEC 電路；

MIC和 AEC參考設(shè)計(jì)如圖所示。AEC 回路電阻電容參數(shù)與功放輸出幅度和算法公司要求有關(guān)，參數(shù)以實(shí)際開(kāi)發(fā)環(huán)境為準(zhǔn)。

ADC電路設(shè)計(jì)

支持 1 路 GPADC 接口，12bit采樣分辨率，9bit采樣精度，單通道最高采樣率為 1MHz，最大支持 8 通道，可以用作按鍵功能或采集電池電壓使用。

• GPADC 量程范圍為 0～2.5V，應(yīng)用時(shí)建議使用 0.2～2.3V作為輸入檢測(cè)電平；
• 按鍵按鍵分壓電阻，請(qǐng)使用推薦的阻值，如 5 個(gè)按鍵以下，推薦使用 1%精度電阻。添加按鍵時(shí)保證按鍵按下后，ADC網(wǎng)絡(luò)電壓范圍為 0~1.08V，最小間隔大于 200mV。

LCD電路接口

R128 支持一路 RGB屏接口和一路 SPI屏接口。其中 RGB屏接口可支持并行 RGB666 模式（1024x768@60fps）、串行 RGB模式（800x480@60fps）和 i8080模式（800x480@60fps），各種模式下管腳功能描述如下表。

SPI屏支持以下幾種模式：

DBI接口與SPI1復(fù)用關(guān)系

CSI電路接口

射頻端口設(shè)計(jì)

射頻輸出端口（ANT pin）無(wú)需匹配電路，但可預(yù)留天線 PI 型匹配電路。如上圖所示。為了方便天線PI型匹配電路調(diào)試，需在射頻輸出端口與天線間預(yù)留 0Ω電阻 WR1。如圖所示。

因 R128 芯片射頻前端已設(shè)計(jì)濾波器用于射頻認(rèn)證時(shí)濾除諧波雜散，因此，硬件方案端只需要預(yù)留一個(gè)PI型匹配電路用于匹配天線，無(wú)需額外多預(yù)留一個(gè) PI型濾波網(wǎng)絡(luò)用于濾除諧波雜散。

原理圖設(shè)計(jì)其他

• I2C/TWI 最大支持 400Kbit/s 的傳輸速率，總線上加上拉電阻，推薦值為 2.0K~4.7K，上拉電源為對(duì)應(yīng) GPIO電源域，各設(shè)備地址不得有沖突；
• GPIO分配時(shí)，請(qǐng)確保電平相匹配，上拉的電壓域必須為此 GPIO的電源域，以防外設(shè)向 SOC漏電情況發(fā)生；
• 串口調(diào)試電路 TX/RX 信號(hào)要加防倒灌電/隔離保護(hù)電路。可以選擇 MOS管或二極管方案，二極管方案必須選擇肖特基二極管。加工生產(chǎn)時(shí)為節(jié)約成本，MOS管和二極管隔離保護(hù)電路可以 NC，但板級(jí)至少要串接 100Ω電阻。

PCB設(shè)計(jì)

疊層設(shè)計(jì)

R128采用兩層板或四層板設(shè)計(jì)。

2層板設(shè)計(jì)參考

4層板設(shè)計(jì)參考

SoC Fanout

R128封裝采用 8x8mm QFN設(shè)計(jì)，0.35mm ball pitch，0.17mm ball size，可支持 2 層板方案與 4 層板方案。

兩層板 Fanout 建議

• 盡量保證 SOC 背面 GND 完整；

四層板 Fanout 建議

小系統(tǒng) Layout 設(shè)計(jì)建議

時(shí)鐘系統(tǒng)Layout設(shè)計(jì)

R128 40Mhz 時(shí)鐘建議 Layout 采用以下原則：

• 晶振盡量靠近 IC 擺放，使 HXTAL-OUT/HXTAL-IN 走線長(zhǎng)度小于 400mil，減少 PCB走線寄生電容，保證晶振頻偏精度；
• 晶體必須和 SOC放置同一面。避免換層過(guò)孔，增加雜散電容而引起頻率偏移；
• 晶振的匹配電容必須靠近晶振管腳擺放；
• 晶振及其走線區(qū)域的外圍和相鄰層，用 GND屏蔽保護(hù)，禁止其它走線；
• 晶體下方不允許走線，內(nèi)層或另一面無(wú)法避開(kāi)時(shí)不能與時(shí)鐘線平行走線。

復(fù)位和系統(tǒng)配置Pin Layout 設(shè)計(jì)

復(fù)位和系統(tǒng)配置PIN 建議Layout 采用以下原則：

• SOC 復(fù)位信號(hào)上拉電阻靠近SOC，復(fù)位信號(hào)兩邊包地，對(duì)地1nF 電容靠近SOC 放置，提高ESD 性能；

SOC 電源Layout 設(shè)計(jì)

SOC 端電源建議Layout 采用以下原則：

• 每1A 電流對(duì)應(yīng)40mil 線寬（銅厚1oz），電源換層盡量多打Via 孔，保證連接性;

SPI FLASH Layout 設(shè)計(jì)

• SPI FLASH應(yīng)靠近主控?cái)[放，走線長(zhǎng)度≤2000mil；
• 走線間距≥2倍線寬，CLK 單獨(dú)包地處理；
• CLK信號(hào)串接電阻靠近主控?cái)[放，串阻與主控連接走線距離≤300mil；
• DATA信號(hào)串接電阻為兼顧讀寫方向信號(hào)匹配，建議靠近鏈路中間放置。

EMMC Layout 設(shè)計(jì)

• EMMC與主控間走線長(zhǎng)度≤2000mil；線間距≥2W；D0D3、DS 相對(duì) CLK等長(zhǎng)控制+/-300mil 以內(nèi)；且 D0D3 上使用過(guò)孔的數(shù)量盡量相同；
• 除 Reset 外，保證所有信號(hào)線控制阻抗 50? ；
• 電源走線線寬不小于 12mil；
• CLK和 DS 信號(hào)盡量包地處理，包地通過(guò)過(guò)孔與 GND 平面連接。如果不能包地,則保持線間距≥3倍線寬，所有信號(hào)避開(kāi)高頻信號(hào)；
• VCCQ, VCC, VDDi的所有去耦電容均靠近 eMMC擺放；
• CLK信號(hào)串接電阻靠近主控?cái)[放，串阻與主控 CLK連接走線距離≤300mil；
• DS信號(hào)下拉電阻靠近 eMMC擺放。下拉電阻引入樁線長(zhǎng)度≤200mil；

請(qǐng)注意：

1. eMMC NC/RFU等保留引腳都懸空，不可為了走線方便將這些信號(hào)與電源、地、或其他 eMMC信號(hào)連接在一起。如果確實(shí)走線有困難，可適當(dāng)修改 eMMC PCB 封裝，去掉一些 NC/RFU 的 ball。
2. 如果期望eMMC運(yùn)行在較高頻率，則建議只使用eMMC，保證主控IO與eMMC點(diǎn)對(duì)點(diǎn)連接。如果NAND/eMMC雙 Layout時(shí)，走線采用菊花鏈方式，將 eMMC 作為走線的終點(diǎn)，盡量減少分叉線長(zhǎng)度

SDIO Layout 設(shè)計(jì)

SDIO 建議 Layout 采用以下原則：

• CLK串接電阻靠近主控?cái)[放；
• D0~D3相對(duì) CLK等長(zhǎng)控制<500mil；
• 走線盡量避開(kāi)高頻信號(hào)，信號(hào)線走線參考平面完整；
• 2層板設(shè)計(jì)時(shí)，CLK信號(hào)走線要求包地處理。

USB Layout 設(shè)計(jì)

USB建議 Layout 采用以下原則：

• 阻抗要求：差分 90ohm
• 等長(zhǎng)需求：差分對(duì)內(nèi)長(zhǎng)度差 50mil內(nèi)，總長(zhǎng)度控制在 4000mil以內(nèi)；
• USB-5V 按照電流要求走線；
• USB-DM/USB-DP走線的過(guò)孔不超過(guò) 2個(gè)；
• USB-DM/USB-DP建議與其它信號(hào)的間距大于 10mil，保證 USB信號(hào)參考平面完整，避免走線走在器件下面或者與其他信號(hào)交叉；
• TVS器件需要靠近 USB座子擺放；
• USB座子金屬外殼接地管腳 TOP面建議全鋪接地。

音頻 Layout 設(shè)計(jì)

SOC端音頻部分建議 Layout 采用以下原則：

• AVCC/HPVCC/VRA1/VRA2/AGND接地電容、電阻依次靠近主控?cái)[放；
• PCB走線 AVCC、VRA1、VRA2線寬≥10 mil；線長(zhǎng)≤300mil，遠(yuǎn)離高速干擾信號(hào)；
• AGND走線線寬盡量大，空間允許情況下增加大片覆銅，若耳機(jī)座遠(yuǎn)離 SOC，建議 AGND 分別在 SOC端和耳機(jī)座端放置 0 ohm電阻到地，連接到 GND平面的過(guò)孔≥2個(gè)。

MIC 建議 Layout 采用以下原則：

• ESD 器件必須靠近 MIC 擺放，從 MIC 引出來(lái)的走線必須先經(jīng)過(guò) ESD器件，在連接其他器件；
• MICxP、MICxN，類差分走線，線寬 4mil，線距 4mil，包地。如果 MIC的濾波電容接地點(diǎn)是 EARCOM，則用 EARCOM 包地；

LCD Layout 設(shè)計(jì)

RGB建議 Layout 采用以下原則：

• RGB、行場(chǎng)同步、DE等信號(hào)參考時(shí)鐘做等長(zhǎng)處理≤500mil；
• 時(shí)鐘信號(hào)包地，串電阻靠近主控；

CSI Layout 設(shè)計(jì)

CSI建議 Layout 采用以下原則：

• PCLK的對(duì)地電容靠近主控，串聯(lián)電阻靠近模組；
• MCLK的對(duì)地電容靠近模組，串聯(lián)電阻靠近主控；
• PCLK/MCLK信號(hào)包地處理，如空間受限，需保持該信號(hào)線在間距≤15mil 空間內(nèi)無(wú)其他走線，盡量與 DATA 線拉開(kāi)距離；
• 連接時(shí)保證較少的換層（MCLK、PCLK換層過(guò)孔≤2 個(gè)）；
• 走線間距大于 2 倍線寬；
• CSI接口走線長(zhǎng)度要求控制在 4000mil以內(nèi)；
• DATA、HSYNC、VSYNC 參考 PCLK做 500mil的組內(nèi)等長(zhǎng)，PCLK盡量不要因?yàn)樽非蟮乳L(zhǎng)而走蛇形線；
• PCLK包地需延長(zhǎng)到 sensor和 IC近端。PCLK 兩邊不要出現(xiàn) CSI_DATA 線，遠(yuǎn)離高速翻轉(zhuǎn)的信號(hào)線，或用地線隔離。如果 PCLK 和 DATA的 BALL相鄰，則 PCLK和 DATA在出線時(shí)就往不同層走。

WIFI 和天線 Layout 設(shè)計(jì)

WIFI 建議 Layout 采用以下原則：

• 射頻端口盡量靠近天線或天線接口，射頻走線遠(yuǎn)離電源、LCD電路、攝像頭、馬達(dá)、HPOUT、USB等易產(chǎn)生干擾的模塊；
• 天線饋線阻抗控制 50ohm，為了增大線寬減少損耗，通常饋線相鄰層挖空，隔層參考參考平面需要是完整地，同層地距離天線饋線距離保持一致，兩邊多打地過(guò)孔；
• 射頻線需要圓滑走線，不能換層，并進(jìn)行包地處理，兩邊均勻的打地過(guò)孔，射頻線需要遠(yuǎn)離時(shí)鐘線的干擾；
• 合理布局天線饋線的匹配電容電阻，使饋線平滑，最短，無(wú)分支，無(wú)過(guò)孔，少拐角，避免阻抗突變；
• 如使用 PCB走線作天線，請(qǐng)確保天線走線附近區(qū)域完全凈空，凈空區(qū)大于 50mm2，天線本體至少距周圍的金屬 1cm以上；

熱設(shè)計(jì)

熱工作條件

• 熱設(shè)計(jì)的最主要目的是確保電子設(shè)備中元器件的工作溫度低于其最大的許可溫度。
• 元器件的最大許可溫度根據(jù)可靠性要求及失效率確定。對(duì)于半導(dǎo)體器件和集成電路，主要是控制結(jié)溫 Tj，熱設(shè)計(jì)要保證 Tj≤0.9*Tjmax，其中 Tjmax 是器件的最大許可結(jié)溫。
• 對(duì)于 R128而言，其 Tjmax=125℃，設(shè)計(jì)應(yīng)保證 Tj 應(yīng)小于 112℃。

散熱設(shè)計(jì)參考

布局布線的熱設(shè)計(jì)原則

• 大功耗器件盡量靠近 PCB板上的大面積地層銅箔，借助銅箔散熱；QFN芯片的中間 EPAD是專門設(shè)計(jì)來(lái)散熱的，因此一定要接到地層上；
• PCB 板上功耗大的器件，放在出風(fēng)口附近；熱敏感器件，放在進(jìn)風(fēng)口附近；不要將發(fā)熱器件相互靠得太近，更不要將高的元器件擋在功耗大的器件前面；對(duì)于功率密度高的器件，建議不要靠壓在PCB 的銅箔上散熱，而要立起來(lái)，用散熱器散熱，功耗大的器件立起來(lái)自然散熱時(shí)，建議將面積大的散熱面與空氣流動(dòng)方向平行；
• PCB板上的元器件加散熱器時(shí)，要注意使散熱器的肋片方向與氣流方向平行，對(duì)于確實(shí)無(wú)法保證這點(diǎn)的，可以使用對(duì)氣流方向不敏感的指型散熱器；
• 對(duì)模塊內(nèi)部不能夠吹到風(fēng)的 PCB 板，在布置元器件時(shí)，元器件與元器件之間，元器件與結(jié)構(gòu)件之間應(yīng)保持一定距離，以利空氣流動(dòng)，增強(qiáng)對(duì)流換熱。
• 在 PCB上布置各種元器件時(shí)，應(yīng)將功率大、發(fā)熱量大的元器件放在 PCB邊沿和頂部(重力 top面)，以利于散熱；
• 應(yīng)將不耐熱的元件(如電解電容)放在靠近進(jìn)風(fēng)口的位置，而將本身發(fā)熱而又耐熱的元件(如電阻，變壓器等)放在靠近出風(fēng)口的位置；
• 在 PCB上布置各種元器件時(shí)，應(yīng)將功率大、發(fā)熱量大的元器件放在出風(fēng)口的位置；
• 對(duì)熱敏感元件，在結(jié)構(gòu)上應(yīng)采用“熱屏蔽”方法解決：
• 盡可能將熱通路直接連接到熱沉；
• 減少高溫與低溫元器件之間的輻射耦合，加熱屏蔽板，形成熱區(qū)和冷區(qū)；
• 盡量降低空氣的溫度梯度；
• 將高溫元器件安裝在內(nèi)表面高黑度，外表面低黑度的機(jī)殼中。
• 要保證印制線的載流容量，印制線的寬度必須適于電流的傳導(dǎo)，不能引起超過(guò)允許的溫升和壓降。
• 較大的焊盤及大面積銅皮對(duì)管腳的散熱十分有利，但在過(guò)波峰焊或回流焊時(shí)由于銅皮散熱太快，容易造成焊接不良，必須進(jìn)行隔熱設(shè)計(jì)，如 GND 花接等，常見(jiàn)的隔熱設(shè)計(jì)方法如圖所示。

散熱器選擇原則

• 選擇合適的散熱器，不僅與散熱器的大小有關(guān)，而且和地域、環(huán)境、溫度（季節(jié)）、通風(fēng)條件及安裝密度，模塊工作電流大小等因素有關(guān)。
• 接觸面：要求發(fā)熱件與散熱器要有良好接觸，盡可能降低接觸熱阻，所以最好有大的接觸面，接觸面還需要有較高的光潔度，為了彌補(bǔ)因接觸面的粗糙而導(dǎo)致的貼合不良，可以在中間涂抹導(dǎo)熱脂，可以有效降低接觸熱阻；
• 導(dǎo)熱材料：銅、鋁都有較好的導(dǎo)熱性能，銅的導(dǎo)熱系數(shù)雖然優(yōu)于鋁，但銅有密度太高、價(jià)格貴的缺點(diǎn)，所以實(shí)際應(yīng)用中鋁材是應(yīng)用最多；
• 固定方式：這個(gè)也是比較重要的一環(huán)，如果不能把發(fā)熱件與散熱片良好接觸，也是無(wú)法有效把熱量傳導(dǎo)到散熱器上的，應(yīng)用中有直接用螺絲釘緊固的，也有用彈簧片壓固的，可以根據(jù)需要選擇設(shè)計(jì)；
• 形狀：包括頁(yè)片與基材的形狀尺寸，要有盡可能加大散熱表面積，這樣散熱片的熱量才能快速與周圍空氣對(duì)流，比如說(shuō)增加頁(yè)片數(shù)目，在頁(yè)片上做波浪紋都是好辦法；基材要厚一些比較好，長(zhǎng)而薄的散熱片效率很差，在遠(yuǎn)端基本上是不起作用的了自然對(duì)流：發(fā)熱器件或者散熱片的熱量可以是依靠；
• 自然對(duì)流散熱：在使用功率器件時(shí)最重要的是如何使其產(chǎn)生的熱量有效地散發(fā)出去，以獲得高可靠性。散熱的最一般方法是把器件安裝在散熱器上，散熱板將熱量輻射到周圍的空氣中去，以及通過(guò)自然對(duì)流來(lái)散發(fā)熱量。

器件安裝的原則

• 元器件的安裝應(yīng)盡量減少元器件殼與散熱器表面間的熱阻，即接觸熱阻；
• 為盡量減小傳導(dǎo)熱阻，應(yīng)采用短通路，即盡可能避免采用導(dǎo)熱板或散熱塊把元器件的熱量引到散熱器表面，而元器件直接貼在散熱器表面則是最經(jīng)濟(jì)、最可靠、最有效的散熱措施；
• 為了改善器件與散熱器接觸面的狀況，應(yīng)在接觸面涂導(dǎo)熱介質(zhì)，常用的導(dǎo)熱介質(zhì)有導(dǎo)熱脂、導(dǎo)熱膠、導(dǎo)熱硅油、熱絕緣膠等；
• 對(duì)器件須與散熱器絕緣的情況，采用的絕緣材料應(yīng)同時(shí)具有良好的導(dǎo)熱性能，且能夠承受一定的壓力而不被刺穿；
• 把器件裝配在散熱器上時(shí)，應(yīng)控制安裝壓力或力矩進(jìn)行裝配，壓力不足會(huì)使接觸熱阻增加，壓力過(guò)大會(huì)損壞器件；
• 將大功率混合微型電路芯片安裝在比芯片面積大的散熱片上；
• 對(duì)于多層印制線路板，應(yīng)利用電鍍通孔來(lái)減少通過(guò)線路板的傳導(dǎo)熱電阻。這些小孔就是熱通路或稱熱道；
• 當(dāng)利用接觸界面導(dǎo)熱時(shí)，采用下列措施使接觸熱阻減到最小。
• 盡可能增大接觸面積；
• 確保接觸表面平滑；
• 利用軟材料接觸；
• 扭緊所有螺栓以加大接觸壓力(注意不應(yīng)殘留過(guò)大應(yīng)力)；
• 利用合理的緊固件設(shè)計(jì)來(lái)保證接觸壓力均勻。

功耗管理參考建議

• 提高電源轉(zhuǎn)換效率，對(duì)于小型化的產(chǎn)品或者對(duì)熱設(shè)計(jì)要求較高的產(chǎn)品，電路設(shè)計(jì)時(shí)推薦采用 DCDC代替 LDO 供電，盡量少用高壓差的 LDO；
• 軟件優(yōu)化場(chǎng)景功耗，不使用的內(nèi)部模塊或者外設(shè)，可以通過(guò)軟件關(guān)閉相應(yīng)模塊的供電；
• 軟件根據(jù)應(yīng)用場(chǎng)景和 VF表實(shí)時(shí)選擇合適的 CPU工作電壓，以降低芯片功耗；
• 實(shí)時(shí)監(jiān)控芯片內(nèi)部溫度 Sensor，限定芯片最高工作溫度，保護(hù)芯片。

EMC設(shè)計(jì)

ESD設(shè)計(jì)

原理圖 ESD設(shè)計(jì)建議參考如下：

• 系統(tǒng)掛死與 IO的抗 ESD能力有關(guān)，提高各接口輸入 PIN的 ESD 能力有助于提高系統(tǒng) ESD，如USB-ID/CARD-DET檢測(cè) PIN到 SOC端串接電阻提高 ESD性能；
• 各接口均要根據(jù)接口類型在電源和信號(hào)上預(yù)留合適的 ESD保護(hù)器件；
• Reset信號(hào)建議增加 1nF電容接地，電容靠近主控?cái)[放 ；電容接地端需用過(guò)孔加強(qiáng)連接；Reset走線需要全程用 GND走線保護(hù)；
• 對(duì)于模組上的 reset 信號(hào)，需在模組上靠近芯片管腳的位置增加 1~100nF 電容接地；
• 關(guān)鍵敏感電源采用 LC 濾波設(shè)計(jì)。

PCB ESD設(shè)計(jì)建議參考如下：

• PCB層疊設(shè)計(jì)必須保證比較完整的 GND平面，所有的 ESD泄放路徑直接通過(guò)過(guò)孔連接到這個(gè)完整的GND平面；其他層盡可能多的鋪 GND。
• POWER平面要比 GND平面內(nèi)縮不少于 3H（H指 POWER平面相對(duì) GND平面的高度）。
• 在 PCB四周增加地保護(hù)環(huán)。
• 關(guān)鍵信號(hào)（RESET/Clock等）與板邊距離不小于 5mm，同時(shí)必須與走線層的板邊 GND銅皮距離不小于 10mils。
• CPU/晶振等 ESD敏感的關(guān)鍵器件，離外部金屬接口的距離不小于 20mm，如果小于 20mm，建議預(yù)留金屬屏蔽罩，并且距離其他板邊不小于 5mm。
• 關(guān)鍵信號(hào)（RESET/Clock等）盡量避免與外部接口信號(hào)或經(jīng)過(guò) IO附近的走線相鄰并行走線；如果不可避免，相鄰并行的走線長(zhǎng)度不超過(guò) 100mils；IO保護(hù)地下方盡量不要走線，在必須走線的情況下建議走內(nèi)層。
• 無(wú)論外部接口信號(hào)還是內(nèi)部信號(hào)，走線必須避免多余的樁線。
• 必須保證外部連接器金屬外殼接地良好，在板邊直接通過(guò)過(guò)孔連接 GND平面，每個(gè) GND焊盤與 GND平面之間的連接過(guò)孔不少于 3 個(gè)。
• 對(duì)于部分 ESD 整改難度較大的 IO，可將 IO GND獨(dú)立出來(lái)，與主 GND 用磁珠連接以防止靜電能量進(jìn)入主 GND（需在信號(hào)質(zhì)量可接受的范圍內(nèi)）。
• 外部接口信號(hào)必須連接外部 ESD 器件，進(jìn)行 ESD保護(hù)。如下圖所示，外部接口信號(hào) ESD 器件放置位置盡可能靠近外部連接器，與連接器間避免過(guò)孔；ESD器件接地端直接通過(guò)過(guò)孔連接到 GND平面，而且過(guò)孔數(shù)量不少于 3 個(gè)；從外部接口進(jìn)來(lái)，必須最先看到 ESD器件；ESD器件的信號(hào)端與外部信號(hào)端必須盡可能短，盡可能寬，建議直接搭接在信號(hào)走線上。

軟件 ESD 設(shè)計(jì)建議參考如下：

• 把不用的 IO 口設(shè)置為低電平；
• 加看門狗，對(duì)保護(hù)的目標(biāo)狀態(tài)位進(jìn)行檢測(cè)。

結(jié)構(gòu) ESD 設(shè)計(jì)建議參考如下：

• 建議在 PCB板雙面四周均勻留出多個(gè)不小于 25mm2 的 GND裸露銅皮（此銅皮直接通過(guò)過(guò)孔與 GND平面相連），并通過(guò)導(dǎo)電棉與金屬平面相連接；
• 把端口的地與金屬殼相連接而加大 ESD的泄放空間。
• 如果結(jié)構(gòu)允許，建議增加屏蔽罩，對(duì)關(guān)鍵電路進(jìn)行屏蔽，同時(shí)必須保證屏蔽罩的各邊良好接地；
• （避免屏蔽罩電荷積累，對(duì)內(nèi)部信號(hào)放電）；
• 螺絲釘要避免伸入機(jī)構(gòu)成為天線；
• 塑膠內(nèi)層噴導(dǎo)電漆屏蔽。

EMI設(shè)計(jì)

產(chǎn)品設(shè)計(jì)設(shè)計(jì)當(dāng)初，應(yīng)了解硬件系統(tǒng)有哪些時(shí)鐘信號(hào)，對(duì)這些信號(hào)加以防護(hù)，以提高產(chǎn)品 EMI性能，減少后續(xù) DEBUG 成本。

R128 各模塊主時(shí)鐘頻率如表所示。

EMI設(shè)計(jì)建議參考如下：

• 各接口按照各模塊原理圖和 PCB 設(shè)計(jì)要求進(jìn)行。
• 多層板設(shè)計(jì)時(shí)，硬件系統(tǒng)上高速時(shí)鐘線建議走內(nèi)層；且較高速的單端的時(shí)鐘線上均要預(yù)留 RC濾波電路，抑制高頻分量，對(duì)于各模塊時(shí)鐘線進(jìn)行包地處理。
• 差分對(duì)信號(hào)進(jìn)行按照差分對(duì)要求走線，若無(wú)空間，需要滿足 3W 原則。
• 排線座子合理布局，排線下方盡量不要有元器件和 PCB 走線；
• 若受結(jié)構(gòu)限制，排線必須拉得很長(zhǎng)，則建議排線座子信號(hào)線采用兩兩包地方式，排線必要時(shí)要采用帶屏蔽線。
• PCB 背面預(yù)留一些空白地位置，使用導(dǎo)電泡棉與機(jī)殼金屬接觸，改善地回路；
• 喇叭線采用雙絞線。

Checklist

原理圖設(shè)計(jì)Checklist

PCB設(shè)計(jì) Checklist

審核編輯 黃宇